第2章习题解答(2)

2－9 图2－14图是由2线－4线译码器和8选1数据选择器构成的逻辑电路，各模块的输入输出端都是高电平有效，试写出输出函数表达式，并整理成∑m形式。

解 高电平有效的2线－4线译码器的输出变量是译码输入变量的所有最小项，从而电路中MUX的输入变量为

D0?AB, D1?AB, D2?AB, D3?AB, D4?BC, D5?BC, D6?BC, D7?BC

8选1MUX输出函数的一般表达式为F??Dimi

i?07本题中

F(A,B,C)?ABCAB?ABCAB?ABCAB?ABCAB ?ABCBC?ABCBC?ABCBC?ABCBC ?ABC?ABC?ABC?ABC?ABC ??m(0,4,5,6,7)2－10 分别用与非门实现下列逻辑函数，允许反变量输入。 （1）F?AB?A?C?BD?BCD

解 用两级与非门电路实现逻辑函数，是采用逻辑门实现组合逻辑电路最常用的方法。两级与非门电路结构和与非－与非表达式形式相对应，而与非－与非表达式可以由与或表达式经简单变换得到。

本题应先将函数变换为与或式，然后填入卡诺图，在卡诺图上圈1，求出最简与或式，再变换为最简与非－与非式，最后画出与非门电路图，如图2－15所示。

F?AB?A?C?BD?BCD?AB?ABCD?BC?BD

CD AB F?AB?BC?BD00 1 1 01 1 11 1 1 10 1 1 图2－15

最简与或式最简与非式 ?AB?BC?BDABBCBD 00 01 11 10

&&&F& 6

（2）F(A,B,C,D)??m(2,4,6,7,10)???(0,3,5,8,15)

解 经卡诺图化简（略），可以求出最简与或式，变换后可以得到最简与非－与非式。

F?AB?BD?AB?BD

我们同时画出最简与－或电路图和最简与非电路图，如图2－16所示。

ABBD&≥1&图2－16

ABF&&&FBD比较两个电路图可以看出，最简与－或电路和最简与非电路的输入信号和连接关系完全相同，只需要将与门和或门都替换为相应与非门即可。所以，采用卡诺图化简法求最简与非门电路时，只要求出最简与或式就可以直接画出与非门电路图，不用求出最简与非表达式。

（3）F(A,B,C,D)??M(2,4,6,10,11,14,15)???(0,1,3,9,12)

解 经卡诺图圈1化简（略），求得最简与或式为F?AC?AD，直接画出该式对应的与非门电路如图2－17所示。

ACDABD&ACAD&&&图2－17

&&F1FABCD&&F2A ABB &

图2－18

??F1(A,B,C,D)??m(1,3,10,14,15)（4）?

??F2(A,B,C,D)??m(1,3,4,5,6,7,15)解 多输出函数的化简要考虑共用逻辑门，卡诺图化简后的最简与或式为

7

F1?ACD?ABD?ABCD, F2?ABD?ABCD?AB AB实现F1和F2的与非门电路如图2－18所示，两个函数共用了一个3输入与非门和一个4输入与非门。

2－11 分别用与非门和或非门实现函数（允许反变量输入）。

F(W,X,Y,Z)??m(0,1,2,7,11)???(3,8,9,10,12,13,15)

解 通过卡诺图化简求出最简与或式和最简或与式，然后分别变换成最简与非－与非式和最简或非－或非式（概念清楚时可以省略该步骤）。

F?X?YZ?X?YZ F?(X?Y)(X?Z)?X?Y?X?Z

最后分别画出与非门电路和或非门电路，如图2－19所示。

XYZ& &FXYXZ ≥1≥1≥1F图2－19

2－12 试用3输入与非门实现函数F?ABD?BC?ABD?BD，允许反变量输入。 解 本题属于逻辑门输入端受限类型，应对表达式进行变换，使每个与非项的变量数在3个以内。经卡诺图化简验证，给定的函数表达式已经是最简与或式。为了进一步简化电路，注意到给定的函数表达式中，后三个乘积项都包括变量B，利用这个特点进行变换，在多级电路的基础上，可以将所用逻辑门的个数减到最少，电路如图2－20所示。

F(A,B,C,D)?ABD?B(C?AD?D) ?ABD?B?ACD ?ABD?B?ACD ?ABD?B?ACD?1?1ACDABD1B& &&1&F图2－20

2－13 试用一片2输入四与非门芯片7400实现函数F?AC?BC?B(A?C)，不允

8

许反变量输入。

解 首先化简函数F，求出最简与或式，然后按2输入与非门格式进行变换，电路如图2－21所示。

F(A,B,C)?AC?BC ?AC?B?1?C最简与或式2输入与非表达式ABCABC ≥1≥1≥1

ACB1C& &&& F≥1 F 图2－21

图2－22

2－14 改用最少的与非门实现图2－22所示电路的功能。

解 首先，根据图2－22写出函数表达式，然后进行函数化简，求出最简与或式，并用与非门实现。在允许反变量输入的条件下，实现该函数只需要两个2输入与非门，电路如图2－23所示。

F?A?B?C?A?B?C ?A?B?C?A?B?C ?ABC?AB?C ?AB?C ?AB?C最简与或式最简与非式

ABC&&图2－23

F2－15 已知输入信号A、B、C、D的波形如图2－24所示，试用最少的逻辑门（种类不限）设计产生输出F波形的组合电路，不允许反变量输入。

解 本题自变量和函数的取值关系由波形图给出。首先应根据波形图列出函数F的真值表（若波形图上没有给出所有的自变量取值组合，则对于那些波形图上没有出现的自变量取值，相应的函数值为?），如表2－6所示。本题的难点是要求用任意种类的逻辑门实现无反变量输入的最简电路，经过尝试，在最简或与式上做适当变换，可以用2个与门和2个或非门实现该电路，如图2－25所示。

图2－24

9

ABCDF F(A,B,C,D)?(A?C?D)(A?C?D)(B?C) ?(A?C?D)?ACD?BC =A?C?D?ACD?BC表2－6 ABCD 0000 0001 0010 0011 0100 0101 0110 0111 F 0 1 1 1 0 1 0 0 ABCD 1000 1001 1010 1011 1100 1101 1110 1111 F 1 1 1 0 1 1 0 0 ACDACDBC 最简或与式消除其中的反变量

≥1&≥1F& 图2－25

2－16 不附加逻辑门、只用1片74LS83分别实现下列BCD码转换电路。

（1） 余3码到8421码的转换。 （2） 5421码到8421码的转换。 （3） 2421码到8421码的转换。

解 利用4位全加器芯片7483实现不同的BCD码相互转换的关键是要充分利用7483的加法运算能力，注意从BCD编码转换表中梳理两种编码各码字之间的取值关系，确定其中的运算关系，本题各种BCD编码对照表如表2－7所示。

表2－7 十进制数 0 1 2 3 4 5 6 7 8 9 8421码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421码 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 2421码 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111 余3码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 （1）由表2－7可见，余3码＝8421码－(3)10＝（8421码＋(13)10）模16，即在4位二进制数的加减运算中，减(3)10等效于加(13)10。

10