第2章习题解答

第2章 组合逻辑电路分析与设计

A2－1 图2－5是两个CMOS逻辑门的内部结构图，试说出逻辑门的名称，并写出输

Q1Q2Q4Q3F 出函数表达式，画出其逻辑符号。

+VDDAQ1BQ6Q2+VDDQ3Q4Q5Q6F BQ5 （a） （b）

图2－5 CMOS逻辑门内部结构图

解 图2－5（a）电路实现与门功能，输出函数表达式为F=AB，其逻辑符号如图2－1（a）所示。图2－5（b）电路实现A和B的或非运算，输出函数表达式为F?A?B，逻辑符号如图2－1（b）所示，其中，输入信号B所接输入端的小圆圈表示取非操作。

AB&FAB≥1F（a） （b）

图2－1

2－2 已知74S00是2输入四与非门，IOL=20mA，IOH =1mA，IIL=2mA，IIH=50μA；7410是3输入三与非门，IOL=16mA，IOH =0.4mA，IIL=1.6mA，IIH=40μA。试分别计算74S00和7410的扇出系数。理论上，一个74S00逻辑门的输出端最多可以驱动几个7410逻辑门，一个7410逻辑门的输出端最多可以驱动几个74S00逻辑门？

解

74S00驱动74S00：IOH/IIH?1mA/50?A?20， IOL/IIL?20mA/2mA?10。所以，74S00的扇出系数NO=10。

7410驱动7410：IOH/IIH?0.4mA/40?A?10，IOL/IIL?16mA/1.6mA?10。所以，7410的扇出系数NO=10。

74S00驱动7410：IOH(74S00)/IIH(7410)?1mA/40?A?25，

IOL(74S00)/IIL(7410)?20mA/1.6mA?12。所以，74S00可以驱动12个7410的输入端。

1

7410驱动74S00：IOH(7410)/IIH(74S00)?0.4mA/50?A?8，

IOL(7410)/IIL(74S00)?16mA/2mA?8，所以，7410可以驱动8个74S00的输入端。

2－3 图2－7中的逻辑门均为TTL门。试问图中电路能否实现F1?AB，F2?AB，

F3?AB?BC的功能？要求说明理由。

+5V1K10KF1AB&+5V1KF2AB&AB& 10Kβ＝50β＝50 &CF3 （a） （b） （c）

图2－7

解 图2－7（a）需要确定在与非门输出信号驱动下，三极管能否实现非门功能。 当与非门输出低电平（约0.3V）时，由于三极管的VBE?0.7V（三极管的导通电压），所以三极管截止，集电极电阻（1k?）上的压降为0，F1输出高电平（＋5V）。

当与非门输出高电平（约3.6V）时，三极管导通，VBE＝0.7V，基极电流为

IB?(VOH?VBE)/RB?(3.6V?0.7V)/10k??0.29mA

三极管的基极饱和电流为（设三极管饱和输出电压VCES=0.2V）

IBS?ICS/??(VCC?VCES)/?RC?(5V?0.2V)/501k??0.096mA

由于IB>IBS，三极管饱和，F1输出低电平（0.2V）。

综上所述，三极管实现非门功能。整个电路是一个与非－非结构，实现与运算F1?AB。 图2－7（b）所示电路中，当与非门输出高电平（3.6V）时，三极管导通，导通后的三极管的VBE基本上被钳制在0.7V，把与非门输出电平也下拉到0.7V，多余的高电平由逻辑门内部的输出电路负担，逻辑门输出电流过大。不仅造成逻辑门输出电平错误，而且容易损坏器件。所以，该电路结构是不正确的。

图2－7（c）所示电路是两个集电极开路与非门的输出信号采用“线与”连接的结构。该电路存在的问题是，缺少集电极开路门输出端必须的上拉电阻和上拉电源。所以，该电路不能实现F3?AB?BC。

2

2－4 试用OC与非门实现逻辑函数F?AC?ABC?ACD，假定不允许反变量输入。

解 用OC与非门及其线与功能实现的逻辑函数形式为“与非－与”。通过卡诺图化简

求取最简“与非－与”表达式时，应该圈0，先写出最简或与式，然后变换成“与非－与”形式。电路如图2－8所示。

A BC DA C+EC& F?(A?B)(C?D)(A?C) ?A?B?C?D?A?C ?AB?CD?AC ?ABCDAC最简或与式最简或非－或非式最简与或非式最简与非－与式 & & 图2－8

RLF

2－5 某组合逻辑电路如图2－9（a）所示

（1） 写出输出函数F的表达式； （2） 列出真值表；

（3） 对应图2－9（b）所示输入波形，画出输出信号F的波形； （4） 用图2－9（c）所示与或非门实现函数F（允许反变量输入）。

1 AB&EN≥1ABF &≥11 EN EFE （a） （b） （c）

图2－9

解 （1）图2－9（a）中的两个三态门分时操作，当控制输入变量E=0时，三态与门工作，输出信号F?AB；当E=1时，三态非门工作，输出F?A?B。综合上述情况，输出函数为F?EAB?EA?B。

（2）输出函数F的真值表如表2－4所示。 （3）输出信号的波形如图2－10（a）所示。

3

（4）用与或非门实现逻辑函数时，需要先将函数化简为最简与或非式，采用卡诺图圈0化简（a）中求得的函数F，得到最简或与式为F?A(E?B)(E?B)，经变换后得到最简与或非式为F?A?EB?EB，用图2－9（c）所示与或非门实现该表达式时，应正确处理多余的逻辑门和多余的输入端，实现函数F的电路如图2－10（b）所示。

表2－4 真值表 EAB 000 001 010 011 100 101 110 111 2－6 写出图2－11所示电路的输出函数表达式，说明该电路的逻辑功能和每个输入变量和输出变量的含义。

解 由逻辑门构成的组合逻辑电路的输出函数表达式容易求得，只要按照信号传输路径，从输入端写到输出端即可。

F 0 1 0 0 1 0 0 0 （a） （b）

图2－10

ABEFA111EB1EB00&≥1FY?EN?(A1A0?X0?A1A0?X1?A1A0?X2?A1A0?X3)

该电路是一个带使能端的四选一数据选择器（MUX），使能端EN低电平有效，选择输入端（地址输入端）是A1A0，数据输入端是X0～X3，Y是数据输出端。当EN?1时，MUX无效，输出信号Y总是0；当EN?0时，Y输出A1A0选中的Xi。

A1A0X0X1X2X3EN1≥111A& 1 ≥1& ＝1B&≥1F YS3 S2S1S0 图2－12

图2－11

4

2－7 列表说明图2－12所示电路中，当S3S2S1S0作为控制信号时，F与A、B的逻辑关系。

解 首先写出函数F的表达式

表2－5 S3S2S1S0 0000 0001 0010 0011 0100 0101 0110 0111 F A S3S2S1S0 1000 1001 1010 1011 1100 1101 1110 1111 F F?S3?AB?S2?AB?S1?B?S0?B?A

该电路是在S3S2S1S0控制下的函数发生器，在不同的S3S2S1S0取值下，F是A、B不同的逻辑函数，可以实现常量0、1输出；单变量输出（原变量或反变量形式）；与、与非、或、或非、异或、同或等逻辑功能，具体逻辑功能如表2－5所示。函数发生器是计算机CPU的基本功能，是CPU中算术逻辑单元（ALU）的重要组成部分。

A?B A?B 1 AB B AB A?B B AB 0 AB A?B A AB A?B

2－8 译码器74154构成的逻辑电路如图2－13所示，写出输出函数的最小项表达式。 解 74154是4线－16线全译码器，输出信号低电平有效。16个译码输出变量是4个

编码输入变量的所有最大项Yi?Mi（i＝0～15），利用这个特点可以实现四变量的逻辑函数。图2－13所示电路的输出函数F的表达式为

F(W,X,Y,Z)?Y0Y1Y9Y11?Y9Y11Y13Y15 ?M0M1M9M11M9M11M13M15 ?(M0?M1?M9?M11)(M9?M11?M13?M15) ?m9?m11 ?WXYZ?WXYZ74154 Y0A0Y1A1Y2A2Y3A3Y4Y5Y6Y7Y8 Y9Y10Y11Y12G1Y13G2Y14Y15 ZYXW A B≥1 D0D1D 2D3D4D5D 6D7&DECYA1Y01 Y2A0Y3 DECYA1Y01 Y2A0 Y3 MUXYF B CF(A,B,C) &A2A1A0 ABC图2－14

图2－13