中兴设计开发部电路设计规范 - 图文(3)

2 推荐 内部公开▲ 单元、CPU核等资源，经过精确预算，允许使用到100%。 预留一定数量的测试IO（一般推荐不小于实际使用的IO数的10%），测试IO中要有一定量（不少于40%）要连接在测试针上。根据逻辑的复杂程度和管脚占用情况、版面紧凑程度可以斟酌安排。第一版测试针可以多留一些，稳定之后的版本可以少一些。 3 4 规定 规定 可编程逻辑器件的输入时钟至少有一个本地的不间断时钟。CPU接口等部分的设计，必须采用本地时钟完成。 对于逻辑芯片的输入时钟，如果使用内部锁相环，必须保证时钟的输入频率、 占空比、抖动、输出频率满足锁相环要求。锁相环电路尽量按照芯片提供的参考电路设计。 5 6 7 8 9 10 11 12 13 规定 推荐 推荐 提示 规定 规定 规定 规定 规定 对于可编程逻辑器件的悬空管脚（包括测试管脚、设计裁减导致的悬空输入等），必须确认其在正常工作中不能悬空。 Lattice ISP Mach4000系列器件，建议使能内部上拉，外部上拉采用10K，下拉采用1K设计。 一般情况下，Cyclone器件外围上拉可采用10K，下拉采用1K设计，避免下载之前出现不定态电平。 Cyclone器件设计时应对可能悬空的输出管脚使能内部上拉。 PLD设计中，不推荐使用可编程的总线保持功能。 EPLD/FPGA的专用输入管脚（时钟输入管脚）不要悬空 不要用特殊管脚当做普通的IO使用。 FPGA全局时钟输入必须从全局时钟输入管脚引入；其他时钟信号也应尽量从专用时钟输入管脚引入；全局复位以及其他全局信号尽量从专用的全局引脚引入。 14 15 16 17 规定 推荐 规定 提示 逻辑芯片的nConfig、Conf_Done和nStatus管脚应上拉，电阻选择参考手册规定。 为了防止FPGA的nConfig信号受到毛刺干扰，导致逻辑芯片异常掉逻辑，可在nConfig管脚加一个RC电路。RC电路靠近FPGA防止 对于采用AS模式下载的设计，要保证nConfig的上升沿落在3.3V电源稳定之后。 可能的话提供一定的慢速时钟给EPLD/FPGA，在长定时时可以节省资源。 参考上下拉部分规范 参考上下拉部分规范 FPGA的Done指示管脚（包括Conf_Done和Init_Done信号）需要被监控。 2.6 电源设计 编号 1 2 级别 规定 推荐 条目内容 热拔插系统必须使用电源缓启动设计。 在压差较大或者电流较大的降压电源设计中，建议采用开关电源，避免使用LDO作为电源。对纹波要求较高的场合中，可以采用开关电源和LDO串联使用的方法。 3 规定 LDO输出端滤波电容选取时注意参照手册要求的最小电容、电容的ESR/ESL等要求确保电路稳定。推荐采用多个等值电容并联的方式，增加可靠性以及提高性能。 备注 本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传 第 11 / 74 页

4 5 6 7 推荐 规定 规定 推荐

内部公开▲

电源滤波可采用RC、LC、π型滤波。电源滤波建议优选磁珠，然后才是电感。同时电阻、电感和磁珠必须考虑其电阻产生的压降。 大容量电容应并联小容量陶瓷贴片电容使用。 电源必须有限流保护。 升压电源（BOOST）使用必须增加一个保险管以防止负载短路时，电源直通而导致整个单板工作掉电。保险的大小由模块的最大输出电流或者负载最大电流而定。 8 9 10 11 12 13 14 15 16 17 18 规定 规定 规定 提示 推荐 提示 推荐 规定 推荐 提示 提示 单板输入电源要有防反接处理，输入电流超过3A，输入电源反接只允许损坏保险丝；低于或等于3A,输入电源反接不允许损坏任何器件。 电源禁用磁饱和电路；禁止选用采用磁饱和电路的电源模块。 对于多工作电源的器件，必须满足其电源上掉电顺序要求。 多个芯片配合工作，必须在最慢上电器件初始化完成后开始操作。 采用SO-8封装的LDO（如MIC5209BM），用于密封环境时，为保证热应力降额满足要求，通常热耗不应超过0.3W。 电源控制芯片JTAG下载口单独引出。 在存在分板工艺，以及需要过波峰焊的单板上，-48V电源滤波尽量避免使用贴片陶瓷电容，必须使用的要保证布局时避免电容受到过多机械应力。 单板电源引出单板使用，应该添加限流保护措施，避免外部负载短路造成单板无法正常工作。 电源模快/芯片感应端在布局时应采用开尔文方式。 三端稳压器输出到输入应该有反向泄放二极管，防止掉电时损坏器件。 不允许出现过大压差的不同电源之间，可用二极管限制压差。 以可靠性工程师热设计为准 2.7 其他应用经验 编号 1 2 3 4 5 级别 规定 规定 规定 规定 规定 条目内容 使用CY2302时钟驱动器，应注意如果对输入输出时钟的相位要求一致，那么必须选择OUT2反馈、OUT1输出。 有极性的耦合电容注意其直流偏置电压，尤其是串联电感使用时应防止反向电压的产生。 电容的耐压和温度降额都必须满足公司降额要求。工作温度升高，电压的降额程度要增大。 电阻的功率和温度降额都必须满足公司降额要求。工作温度升高，功率的降额程度要增大。 ADM706R在使用中应该将PFI直接接电源，避免器件上电时进入测试模式。 公司通用电路采用上下拉设计。在ADM706更改设计之前，我部门指定不使用ADM706R器件，采用MAX706避免此问题。 6 7 8 规定 规定 规定 MPC860 的TRST*设计时接/PRESET，避免器件上电时进入测试模式。 860的TA上拉要1K，不能太大。 在使用MPC860的设计中，如果只对MPC860硬件复位配置字用到的部分数据线通过硬件复位配置字驱动器进行驱动，其他数据线默认为MPC860内部下拉，那么MPC860的数据总线不能使用带总线保持功能的驱动器。 备注 本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传 第 12 / 74 页

9 规定

内部公开▲

系统应对指示灯颜色、状态进行规定。指示灯设计，绿灯亮/灭表示正常或者工作状态，红灯亮表示有告警，灭表示无告警。特殊情况下允许采用黄灯指示。除非外观需要，不推荐采用其他颜色的指示灯。 10 11 12 13 14 15 16 17 18 19 20 规定 规定 规定 规定 规定 规定 推荐 规定 规定 提示 规定 面板灯必须经过驱动器进行驱动，应该采用低电平有效方式点灯（纯电源板另外考虑）。 面板指示灯/输入输出外部信号不与单板内重要信号共用驱动器。 面板灯5V使用510欧姆左右的电阻，3.3V使用330欧姆左右的电阻。电阻应在公司通用件库中选取常用器件。 单板内部3.3V指示灯推荐统一采用1K限流电阻。 内部电源指示灯，如果电源电压低于2V，必须经过三极管驱动发光二极管。 面板灯（拨码开关、按钮）等上串接的电阻必须接在驱动器和指示灯（开关、 按钮）之间，电阻靠近驱动器放置，避免外界干扰对驱动器的冲击。 单板内部指示灯推荐使用低电平驱动指示灯，驱动能力足够时可以采用高电平点灯，选择主要从节省成本角度出发。 单板内必须有电源指示，逻辑下载指示灯 ADC和DAC的模拟地和数字地引脚，在外面应该用最短的连线接到同一个低阻抗的接地平面上。 以太网非点对点连接时。PHY器件的驱动能力在器件的允许范围内要调到最大。 正确配置CPU的上电配置管脚，配置管脚通过电阻上拉或下拉。（配置的内容主要包括：BOOT的数据宽度、FLASH的数据宽度、时钟的工作模式、地址映射模式、PCI的主从模式、PCI仲裁使能、BOOT是从LOCATION BUS还是PCI上启动、锁相环时钟配置、输出阻抗等） 21 22 23 规定 规定 规定 MOSF …… 此处隐藏：4987字，全部文档内容请下载后查看。喜欢就下载吧 ……