通信原理实验指导(13-9)(8)

36

1．分析电路的工作原理，叙述其工作过程。 2．叙述眼图的产生原理以及它的作用。

实验8 数字频率合成实验

一、实验目的

1．加深对基本锁相环工作原理的理解；

2．熟悉锁相式数字频率合成器的电路组成与工作原理。

二、实验仪器

1．数字频率合成模块，位号：B 2．时钟与基带数据发生模块，位号：G 3．20M双踪示波器1台 4．频率计1台 5．信号连接线2根

三、实验原理

1．4046锁相环芯片介绍

4046锁相环的功能框图如图8-1所示。外引线排列管脚功能简要介绍: 第1引脚（PDO3）：相位比较器2输出的相位差信号，为上升沿控制逻辑。

第2引脚（PDO1）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性 为PDO1=PDI1?PDI2

第3引脚（PDI2）：相位比较器输入信号，通常PD为来自VCO的参考信号。 第4引脚（VCOO）：压控振荡器的输出信号。

第5引脚（INH）： 控制信号输入，若INH为低电平，则允许VCO工作和源极跟随器输 出：若INH为高电平，则相反，电路将处于功耗状态。 第6引脚（CI）： 与第7引脚之间接一电容，以控制VCO的振荡频率。 第7引脚（CI）： 与第6引脚之间接一电容，以控制VCO的振荡频率。 第8引脚（GND）：接地。

第9引脚（VCOI）：压控振荡器的输入信号。 第10引脚（SFO）：源极跟随器输出。

第11引脚（R1）： 外接电阻至地，分别控制VCO的最高和最低振荡频率。 第12引脚（R2）： 外接电阻至地，分别控制VCO的最高和最低振荡频率。

第13引脚（PDO2）：相位比较器输出的三态相位差信号，它采用PDI1、PDI2上升沿控制

37

逻辑。

第14引脚（PDI1）：相位比较器输入信号，PDI1输入允许将0.1V左右的小信号或方波信

号在内部放大并再经过整形电路后，输出至相位比较器。

第15引脚（VI ）：内部独立的齐纳稳压二极管负极，其稳压值V≈5～8V，若与TTL电 路匹配时，可以用来作为辅助电源用。 第16引脚（VDD ）：正电源，通常选+5V，或+10V，+15V。

PD1114VDDPD12VCO1GNDVZINH16398155自偏电压相位比较器1相位比较器2VCO压控振荡器2131411126710PD01PD02PD03VCOoR1R2C1SF0振荡跟随器图8-1 4046锁相环逻辑框图

2．锁相环的构成及工作原理 （1）锁相环的基本组成

图8-2是锁相环的基本组成方框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。

Vi(t)鉴 相 器PDVD(t)环路滤波器L FVc(t)压控振荡器VCOVo(t)图8-2 基本锁相环组成框图

① 压控振荡器（VCO）

38

VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压。所谓压控振荡器就是振荡频率受输入电压控制的振荡器。

② 鉴相器（PD）

PD是一个相位比较器，用来检测输出信号V0（t）与输入信号Vi（t）之间的相位差? (t)，并把?(t)转化为电压Vd(t)输出，Vd(t)称为误差电压，通常Vd(t)作为一直流分量或一低频交流量。

③ 环路滤波器（LF）

LF作为一低通滤波电路，其作用是滤除因PD的非线性而在Vd(t)中产生的无用组合频率分量及干扰，产生一个只反映?(t)大小的控制信号VC(t)。

4046锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。 （2）锁相环锁相原理

锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使VO(t)与Vi(t)的相位差?(t)发生变化，该相位差经过PD转换成误差电压Vd(t)。此误差电压经过LF滤波后得到Vc(t)，由Vc(t)去改变VCO的振荡频率，使其趋近于输入信号的频率，最后达到相等。环路达到最后的这种状态就称为锁定状态。当然由于控制信号正比于相位差，即Vd(t)正比于?（t），因此在锁定状态，?（t）不可能为零，换言之，在锁定状态VO(t)与Vi(t)仍存在相位差。虽然有剩余相位误差存大，但频率误差可以降低到零，因此环路锁定时，压控振荡器输出频率FO与外加基准频率（输入信号频率）Fi相等，即压控振荡器的频率被锁定在外来参考频率上。

3．数字频率合成器的基本工作原理

频率合成技术是现代通信对频率源的频率稳定度与准确度，频谱纯度及频带利用率提出越来越高的要求的产物。它能够利用一个高稳标准频率源（如晶体振荡器）合成出大量具有同样性能的离散频率。

直接式锁相频率合成器构成如图8-3所示。图中fR为高稳定的参考脉冲信号（如晶体振荡器输出的信号），压控振荡器（VCO）输出经N次分频后得到频率为fN的脉冲信号。fR和fN在鉴相器（PD）进行比较，当环路处于锁定状态时，则：

39

fR?fN

因为：fN?fV/N 所以：fV?NfN?NfR

35P01鉴 相 器(PD)35TP01可变分频器(÷N)fv压控振荡器(VCO)35P02fRfN环路滤波器(LF) 图8-3 直接式锁相环频率合成器功能框图

显然，只要改变分频比N，即可达到改变输出频率fv的目的，从而实现了由fR合成fV的任务。这样，只要输入一个固定参考频率fR，即可得到一系列所需要的频率。在该电路中，输出频率点间隔?f?fR。选择不同的fR，可以获得不同fR的频率间隔。

在数字频率合成器模块中，由35U02（MC14522）、35U03（MS14522）构成二级可预置分频器，35U02、35U03分别对应着总分频比N的十位、个位分频器。模块上的两个4位红色拨动开关35SW01、35SW02分别控制十位数、个位数的分频比，它们以8421BCD码形式输入。拨动开关往上拨为“1”，往下拨为“0”。使用时按所需分频比N预置好35SW01、35SW02的输入数据，例如N=7时，35SW01置“0000”，35W02置“0111”；N=17时，35SW01置“0001”，35SW02置“0111”。但是应当注意，当35SW02置“1111”时，个位分频比N1=15，如果35SW01置“0001”时，此时的总分频比为N=25。因此为了计算方便，建议个位分频比的预置不要超过9。

当程序分频器的分频比N置成1，也就是把35SW01置“0000”，35SW02置成“0001”状态。这时，该电路就是一个基本锁相环电路。当二级程序分频器的N值可由外部输入进行编程控制时，该电路就是一个锁相式数字频率合成器电路。

四、各测量点及可调元件的作用

35SW01：分频比的十位数设置开关，以8421 BCD码形式输入。 35SW02：分频比的个位数设置开关，以8421 BCD码形式输入。 35P01：VCO输入参考信号铆孔，即相位比较器输入信号。

40

35TP01：相位比较器输入信号，通常PD为来自VCO的参考信号。 35P02：VCO压控振荡器的输出信号铆孔。

五、实验内容及步骤

1．插入有关实验模块：

在关闭系统电源的条件下，将“时钟与基带数据发生模块”、“ 数字频率合成模块” 、，插到底板“G、B”号的位置插座上（具体位置可见底板右下角的“实验模块位置分布表”）。注意模块插头与底板插座的防呆口一致，模块位号与底板位号的一致。 2．信号线连接：

用专用导线将： P09、35P01连接；P09在底板左下角“抽样脉冲形成电路”中。可通过K02选择8KHZ或选择555可调脉冲波形。 3．加电：

打开系统电源开关，底板的电源指示灯正常显示。若电源指示灯显示 …… 此处隐藏：2278字，全部文档内容请下载后查看。喜欢就下载吧 ……