海思消费类芯片可靠性测试技术总体规范V2.0

芯片可靠性测试总体规范,整理了芯片从回片到规模量产期间必须完成的可靠性相关测试。

可靠性测试技术总体规范V2.0

拟制：

审核：

批准：

日期：2020-06-22

芯片可靠性测试总体规范,整理了芯片从回片到规模量产期间必须完成的可靠性相关测试。

历史版本记录

芯片可靠性测试总体规范,整理了芯片从回片到规模量产期间必须完成的可靠性相关测试。

适用范围:

本规范规定了芯片可靠性测试的总体规范要求，包括电路可靠性、封装可靠性。适用于量产芯片验证测试阶段的通用测试需求，能够覆盖芯片绝大多数的可靠性验证需求。具体的执行标准可能不是本规范文档，但来源于该规范。本规范描述的测试组合可能不涵盖特定芯片的所有使用环境，但可以满足绝大多数芯片的通用验证需求。

简介：

本标准规定芯片研发或新工艺升级时，芯片规模量产前对可靠性相关测试需求的通用验收基准。这些测试或测试组合能够激发半导体器件电路、封装相关的薄弱环节或问题，通过失效率判断是否满足量产出口标准。相比正常使用场景，该系列测试或测试组合通常以特定的温度、湿度、电压加速的方式来激发问题。

引用文件：

下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新版本适用于本规范。

1.可靠性概念范畴

“可靠性”是一个含义广泛的概念，以塑封芯片为例，狭义的“可靠性”一般芯片级可靠性，包括电路相关的可靠性(ESD、Latch-up、HTOL)和封装相关的可靠性(PC、TCT、HTSL、HAST等)。但是芯片在应用场景中往往不是“独立作战”，而是以产品方案(PCB板上的一个元器件)作为最终应用。因此广义的“可靠性”还包括产品级的可靠性，例如上电温循试验就是用来评估芯片各内部模块及其软件在极端温度条件下运行的稳定性，产品级的可靠性根据特定产品的应用场景来确定测试项和测试组合，并没有一个通用的规范。本规范重点讲述芯片级可靠性要求。

芯片可靠性测试总体规范,整理了芯片从回片到规模量产期间必须完成的可靠性相关测试。

2.通用芯片级可靠性测试要求2.1 电路可靠性测试

High Temperature Operating Life JESD22-A108,

JESD85

HTOL

T≥ 125℃

Vcc ≥ Vccmax

3 Lots/77 units1000 hrs/ 0 Fail

Early Life Failure

Rate JESD22-A108,

JESD74

ELFR

T≥ 125℃

Vcc ≥ Vccmax

See ELFR Table48 ≤ t ≤ 168 hrs R

Low Temperature Operating Life JESD22-A108LTOL

T≤ 50℃

Vcc ≥ Vccmax

1 Lot/3

2 units1000 hrs/0 Fail C

High Temperature

Storage Life

JESD22-A103HTSL T≥ 150 °C 3 Lots/45 units1000 hrs/0 Fail Electrical Parameter

Assessment

JESD86ED Datasheet 3 Lots/10 units T per datasheet R

Latch-Up JESD78LU Class I or

Class II

1 Lot/3 units0 Fail

Human Body Model

ESD

JS-001ESD-HBM T = 25 °C 3 units Classification

Charged Device Model ESD JS-002ESD-CDM T = 25 °C3

Stress Ref.Abbv.Conditions

Requirements Required (R)/

Considered (C) #Lots/SS per Lot Duration/Accept

R

R

R

R

R

3

units Classification

Accelerated Soft Error Testing JESD89-2,

JESD89-3

ASER T = 25 °C 3 units Classification C

“OR” System Soft Error Testing JESD89-1SSER T = 25 °C

Minimum of 1E+06

Device Hrs or 10 fails.

Classification C

J

J

J

A

A

A

A

A

A

1

2

注1：ELFR可包含在HTOL测试中，HTOL测试会在168h回测，作为评估早期失效率的重要判据。

注2：ED一般在首样回片测试阶段完成，包含在电气性能测试中，可靠性测试过程不用关注。

注3：样本量SS(Sample Size)及可接受失效量Accept的取值由附录1给出，下文同。

芯片可靠性测试总体规范,整理了芯片从回片到规模量产期间必须完成的可靠性相关测试。

2.2 封装可靠性测试(非密封封装-塑封)

MSL Preconditioning

Must be performed prior to: THB,HAST,TC,AC,UHAST JESD22-A113PC

Per appropriate MSL level per

J-STD-020

Electrical Test

(optional)

High Temperature Storage JESD22-A103

& A113

HTSL

150 °C + Preconditioning if

Required

3 Lots / 45 units1000 hrs / 0 Fail

Temperature Humidity Bias JESD22-A101THB85 °C, 85 % RH, Vcc max 3 Lots / 45 units1000 hrs / 0 Fail

Temperature Humidity Bias JESD22-A110HAST 130 °C / 110 °C, 85 % RH,

Vcc max

3 Lots / 45 units

96/264 hours or

equivalent per package

construction / 0 Fail

JESD22-A104TCT B- 55 °C to +125 °C

3 Lots / 45 units

700 cycles / 0 Fail

G - 40 °C to +125 °C850 cycles / 0 Fail C C - 65 °C to +150 °C500 cycles / 0 Fail C K - 0 °C to +125 °C1500 cycles / 0 Fail C J - 0 °C to +100 °C2300 cycles / 0 Fail C

Unbiased Temperature/Humidity JESD22-A118UHAST

130 °C / 85% RH

110 °C / 85% RH

3 Lots / 45 units

96 hrs / 0 Fail

264 hrs / 0 Fail

C

Unbiased

Temperature/Humidity

JESD22-A102AC121℃ / 100% RH 3 Lots / 45 units96 hrs / 0 Fail Not Recommended Solder Ball Shear JESD22-B117SBS Characterization30 balls / 5 units C

Bond Pull Strength M2011BPS Characterization, Pre

Encapsulation

30 bonds / 5 units

Ppk≥1.66

or Cpk≥1.

Stress Ref.Abbv.Conditions

Requirements Required (R)/

Considered (C) #Lots/SS per Lot Duration/Accept

R

R

R

R

R

33 (note 6)

C

Bond Shear JESD22-B116BS Characterization, Pre

Encapsulation

30 bonds / 5 units

Ppk≥1.66

or Cpk≥1.33 (note 6)

C

Solderability

M2003

JESD22-B102

SD Characterization 3 lots / 22 leads0 Fail C

Tin Whisker Acceptance JESD22-A121

through rqmts of

JESD201

WSR Characterization per JESD201See JESD201

See JESD201, Based

on Appropriate

Classification

C

1

1

2

Temperature Cycling 4

4

4

4

4

3

4