一种PSI滤波器设计中的并行CRC算法

电路与应用

文章编号：１００２—８６９２（２００５）０３—００２８—０２

一种ＰＳＩ滤波器设计中的

并行ＣＲＣ算法

：ｌ＝

实用技术

张友，郑世宝

（上海交通大学芯片与系统研究中心，上海２０００３０）

【摘

要】提出一种用于ＨＤ’Ⅳ信源解码ｓｏｃ芯片中的ｃＲｃ并行算法，完成对输入传输流数据中ＰｓＩ信息的ｃＲｃ校验。

【文献标识码】Ｂ

Ｐａｒａｌｌｅｌ

【关键词】循环冗余码的并行计算；ｃＲｃ余数；高清晰度数字电视；传输流；节目专用信息

【中图分类号】ＴＮ９４９．１９７

ＣＲＣ舢ｇＯ—ｔｈｍＵｓｅｄｉｎｔｈｅＤｅｓｉｇｎＯｆＰＳＩＦｎｔｅｒ

Ｓｈｉ—ｂａｏ

ＺＨＡＮＧＹｏｕ．ＺＨＥＮＧ

咚ｊＴＵｌＣ∞试ｓｙｓｔｅｍＲｅｓｅｄｒｃｈＣｅｍｅｒ，ｓｋｍｇｈ五２０００３０，Ｃｈｉｎｄ）

【Ａｂｓｔｒａｃｔ】

ｃｈｅ（：ｋ

ｆｏｒ

ｔｈｅ

ｎｉ８

ＰＳＩ

ｐａｐｅｒｐＩｅｓｅｎｔｓ

ａ

ｋｉｎｄ

ｉｎ

ｏｆ

ｐａｒａｌｌｅｌ

ｃＲｃａｌｇｏｒｉｓｍ

ｆｏｒＨＤＴＶ

ｓｏｃｐｌａｔｆｏｌｌｎ．７Ｉｈｅａｌｇｏｒｉｓｍ

ｉｓｕｓｅｄｔｏｄｏｃＲｃ

ｉｎｆｏｎｎａｔｉｏｎｉｎｃｌｕｄｅｄ７ＩＳｓｔｒｅａｍ．

【Ｋｅｙｗｏｒｄｓ】ｃＲｃｐａｒａｌｌｅｌｃｏｍｐｕｔｉｎｇ；ＣＲＣｒｅｍａｉｎｄｅｒ；ＨＤ‘ｒｖ；ＴＳｓｔｒｅａｍ；ＰＳＩ

１

引言

传输流（ＴＳ流）中的ＰＳＩ数据包含ＩＴＵ—Ｔ

Ｒｅｃ．

６ｆ＿１Ｘ扣１＋６－２Ｘ２＿２＋…＋６１Ｘ１＋６０

（３）

能够被Ｆ（ＩＹ）整除［或者可以认为Ｅ＠）是ｘｍＤⅨ）相对

ＪＩＳｏ／ＩＥＣｌ３８１８—１所规定的ＰＡＴ，ＰＭＴ，ＮＩＴ，

ＣＡＴ表及私有数据。信源解码ＳｏＣ从ＰＡＴ表（ＰＩＤ：

Ｈ．２２２．０

于酗）的余数多项式］。当接收端接收到的码字Ｃ’

所对应的多项式Ｃ’Ⅸ）同样能够被Ｆ（Ｘ）整除时，则认为接收到的码字Ｃ７中无误码，否则认定Ｃ’中存在误码。

依据ＩＴＵ—ＴＲｅｃ．Ｈ．２２２．０ＩＩＳｏ，ＩＥＣｌ３８１８一ｌ标准所规定的编解码接口数据规范【２】。ＣＲＣ的生成多项式为

Ｆ【ｘ）＝ｘ３２＋Ｘ“＋Ｘ”＋ｘ１６＋Ｘ１２＋Ｘ１１＋ｘ１０＋Ｘ８＋Ｘ７＋Ｘ４

Ｘ４＋Ｘ２＋Ｘ＋ｌ

（４）

Ｏｘ００）中获取ＰＭＴ表所对应的ＰＩＤ（一套节目有唯一的ＰＭＴ表与之对应）。由ＰＩＤ所对应的ＰＭＴ表可以获取当前节目音视频ＰＥＳ流的ＰＩＤ号。经由用户选择设定所需节目的ＰＩＤ，实现对输入ＴＳ流中所包含的特定节目的筛选和解码。所有节目信息的最终获取都依赖于对ＰＳＩ信息的过滤以及过滤出正确无误的ＰＳＩ数据。因此，有必要对所过滤的ＰＳＩ数据进行检验，判断其中是否有误码存在。

检错码中常用的算法有垂直冗余校验、水平冗余校验、水平垂直冗余校验和ＣＲｃ校验等［１】。其中，ＣＲＣ校验以其特有的优势而在众多场合被采用。

２

生成多项式的最高次幂ｍ＝３２。故在信息码后

需增加３２位固定长度冗余位。

３

ＣＲＣ并行算法及其实现

ＰＳＩ滤波器中通用的ＣＲＣ硬件实现方案采用

ＣＲＣ算法原理

ＣＲＣ编码过程就是在传输信息数据后增加固

ＬＦＳＲ，ＬＦＳＲ是一种简单的串行结构，在Ⅳ个时钟周期内完成Ｎ比特信息数据的ＣＲＣ校验，这种方法在高比特率情况下效率显得不够【３】。

信源解码ＳｏＣ从ＳＰＩ接口接收到ＴＳ流数据是

以Ｂ”ｅ（８ｂｉｔ）为单位的并行输入，采用ＣＲＣ并行算

定长度的冗余位。假设信息码为Ｄ‰．¨魄一吼＿３，．一，曲，

信息码的长度为七，用多项式可以表示为

Ｄ（Ｘ）。吼一ｌＸ“＋锄—２Ｘ。＿２＋…＋ｏｌＸ。＋％

（１）

为了增强纠错能力，在信息码后加上固定长度的冗余位Ｅ（６㈨６ｍ，６ｆ－３，…，６０），用多项式表示为

Ｅ（Ｘ）＝６ｆ＿１Ｘ卜１＋６ｒ—２Ｘ２－２＋…＋６１．Ｘ１＋６０

（２）

法可以省去不必要的逻辑控制电路。同时考虑到串

行ｃＲｃ算法无法满足视频处理实时性的要求，因

此，系统具体实现中采用８ｂｉｔ并行ＣＲＣ算法。ＶＨＤＬ代码实现（节选）如下。

ＵＢＲＡＲＹＩＥＥＥ：

ＵＳＥＩＥＥＥ．ＳＴＤ．－ＬＯＧＩＣ—ｌ１６４．ＡＬＬ；ＵＳＥ

冗余位的长度Ｚ由生成多项式职）最高次幂决

ｚ一

定；假定凡ｘ）最高次幂为ｍ，则ｚ＝ｍ；冗余位Ｅ（６¨，６６¨，６—６㈤ 一，６０）所对应的多项式

Ｃ（Ｘ）＝ｄ‰一１Ｘｋ－１“＋口＆一２．Ｙ。—２“＋…＋ｃｚｏＸｏ＋。国家８６３项目（编号２００３ＡＡｌＺｌ０７０）

２，６ｆ＿３，…，６０）应使得最终发送的码字Ｃｈ－ｈ吼＿２，吼－３…，‰

ＩＥＥＥ．ＳＴＤ—ＬＯＧＩＣ—ＵＮＳＩＧＮＥＤ．ＡＬＬ；

ＰｃＫ－ｎｅｘｔＣＲＣ

ｉｓ

ｐａｃｋａｇｅｂｏｄｙＦｕｎｃｔｉｏｎ

ｎｅｘｔＣＲＣ８盯ＢＤＡＴ：ＳＴＤ＿ＬＯＧＩＣ－ｖＥＣＴＯＲ（７ＤＯＷＮＴＯ

２８

堕塑墼壅厂面瓦蜀矛罚而函函瓦万万方数据

０）：

ｓ￡ａｔｅｊｎｉｔ：起始状态，当ＣＲｃ校验模块的人口

ＣＲｔＣＵＲ：ｓＴＤ—ＬＯＧＩＣＪＥＣＴＯＲ（３

１

ＤＯＷＮＴ００））

数据为所需要的ＰＳＩ数据时，启动ＣＲＣ校验。ＰＳＩ信ｒｅｔｕｍＳＴＤ＿ＬＯＧＩＣ—ＶＥＣｌ’０Ｒ

ｉｓ

息是否有效，由Ｓｅｃｔｉｏｎ滤波通过ＰＳＩ数据与ＣＰＵ

ｖ耐ａｂｌｅ

Ｄ：ＳＴＤ—ＬＯＧＩＣｌｖＥＣＴＯＲ（７ＤＯＷＮＴ００）；所设定滤波条件比较后确定。

ｖａｒｉａｂｌｅ

Ｃ：ｓＴＤ』ＤＧＩＣ＿ｖＥＣＴＯＲ（３１ＤＯＷＮＴ０Ｏ）；

ｓｔａｔｅ—ｓ０：中间状态，检测‘ｒＳ流解复用器控制ｖ枷ａｂｌｅ

ＮｅｗＣＲＣ：ＳＴＤ＿ＬＯＧＩＣＪＥＣＴＯＲ（３１

ＤＯＷＮＴ００）；ｂｅ一

模块输出指示信号，确定Ｓｅｃｔｉｏｎ头信息是否在当前百ｎ

ＴＳ包内。

Ｄ：＝ＴＢＤＡＴ：

Ｒｅ踟一ＣＲＣ：读取ＣＲＣ的中间结果．作为本次Ｃ：＝ＣＲＣ—ＣＵＲ；

ＣＲＣ校验的初始值。

ＮｅｗＣＲＣ（ｏ）：＝Ｄ（６）ｘＯＲＤ（ｏ）ｘＯＲＣ（２４）ｘ０ＲＣｐｏ）；ＣＲＣ：调用程序，进行ＣＲＣ校验，并根据ＮｅｗＣＲＣ（１）：＝Ｄ（７）ｘ０ＲＤ（６）ＸＯＲ

Ｄ（１）ｘＯＲＤ（０）ｘ０ＲＣ

ＰＳＩ—ＥＮＤ信息跳转到相应状态。

（２４）ＸＯＲＣ（２５）ＸＯＲＣ（３０）ｘＯＲＣ（３１）；

Ｗｒｉｔｅ—ＣＲＣ：存取ＣＲＣ的中间结果。

ＮｅｗＣＲＣ（３ＣＲＣ—ｏｕｔ：输出ＣＲＣ的最终结果给主控ＣＰＵ。

１）：＝Ｄ（５）ｘ０ＲＣ（２３）ＸＯＲＣ（２９）；

ｒｅｔｕｍＮｅｗＣＲＣ：

用硬件具体实现时采用单口ＲＡＭ对ｃＲｃ中ｅｎｄｎｅｘｔＣＲＣ８：间结果进行存储。单口ＲＡＭ接口模型和接口时序ｅｎｄＰＣＫ—ｎｅｘｔＣ …… 此处隐藏：3565字，全部文档内容请下载后查看。喜欢就下载吧 ……