数字电子技术基础试卷及答案

适合期末考试前的练习

数字电子技术基础试卷(本科)及参考答案

一、（16分） 1．（12分）逻辑电路如图1-1 a、b、c、d所示。试对应图e所示输入波形，分别画出输出端L1、

0）

A1

Ω

AL2

B（a）

B（b）

B A C

L3

A

B

4

（c）

A B C

（e）

(d)

图1-1

2．（4分）用代数法化简：

F1 A B C A B C A B C F2 (A C)B(ACD ACD)

二、（10分）已知逻辑函数：

F1(A,B,C,D) AB AC ABD ABCDF2(A,B,C,D) ABCD ACD BC BCD

画出逻辑函数F1、F2 和F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图。

三、（8分）分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说

F F2 F1

1

四、（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表4中。

适合期末考试前的练习

图4

五、（12分）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。

1．用或非门实现。

2．用3线-8线译码器74HC138和逻辑门实现。

（0可被任何数整除，要求有设计过程，最后画出电路图）

六、（14分）分析如图6所示时序逻辑电路 1． 写出各触发器的激励方程、输出方程 2． 写出各触发器的状态方程

3． 列出电路的状态表并画出状态图 4． 说明电路的逻辑功能。

图6

七、（16分）用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。

八、（12分）时序信号产生电路如图8所示，CP为1kHz正方波。 1．说明74161和非门组成电路的逻辑功能；

2．对应CP输入波形，画出电路中υO1、υO2的电压波形。 3．计算υO2的输出脉宽tW ；

4．试问υO2的频率与CP的频率比是多少？

适合期末考试前的练习

5．如改变74161数据输入，使D

=1000，试问υ与CP的频率比又是多少？

C0.01 F

VCC

CP

1

2

4 5

6

8 图8

适合期末考试前的练习

试卷三参考答案

一、

1．各电路输出端的波形如图A1所示。

ABCLL2LL4图A1

F 1F A C AC B D2．1， 2

二、逻辑函数F1、F2和F的卡诺图如图A2所示。

图A2

化简并变换逻辑函数F得

F CD ABD A B C CD ABD A B C 逻辑图略

L AB ABC AB C三、1，L2 A B C 真值表如表A3所示。电路实现全加器功能。

表A3

四、分析电路可得G1 、G0为不同取值时的逻辑功能如表A4所示。

表A4

适合期末考试前的练习

五、1．真值表略，用卡诺图化简得最简的或非表达式为

或非门实现的电路图如图A5-1所示

2． 变换函数L的表达式得

用74HC138实现的电路如图A5-2所示。

A B C

ABL A B

L AB CBA CBA Y0 Y4

L

L

图5-1 图5-2

1 0 0

六、

1．激励方程： D1 Q1

输出方程：

n

n

n

D2 Q2 (Q1 A)

n

n

n

n

Y AQ1Q2 AQ1Q2Q1

n 1

Q2

n 1

2．状态方程：

3．状态表如表A6所示。状态图如图A6所示。

表A6

Q1

n

Q2 (Q1 A)

nn

0/0

图A6

4．电路为可逆计数器。A=0时为加法器；A=1时为减法器；Y端为加法器的进位输出端和减法器的借位输出端。

七、状态图如图A7所示。状态表如表A7所示。

0/0

适合期末考试前的练习

图A7 表A7

激励方程为：

J XQn 10

n

K1 Q0X

J0 X

K X

0

Z Q1Q

0X

n

n

输出方程为：

逻辑图及自启动检查略。

八、1．74HC161和非门组成四进制计数器 2．υO1和υO2的波形如图A8所示。

CP υo1υo2

图A8

3．υO2的输出脉宽 tW≈1.1RC=1.2ms 4．

v02

的频率为CP频率的四分之一

v02

5．当=D3D2D1D0=1000时，

的频率为CP频率的八分之一