2006 军人学员《数字电路与逻辑设计》试卷(A 卷)

2006 军人学员《数字电路与逻辑设计》试卷(A 卷)

2006军人学员《数字电路与逻辑设计》试卷（A卷）

姓名 学号

（答案请写在答题纸上）

一、化简下列函数： （10分）

已知逻辑函数：

F(A,B,C,D)=(AB+ACD+BCD) BC+CD+ABCD

（1） 用公式化简法将其化为最简与或式； （2） 用图形化简法将其化为最简与或非式。

二、试用与非门设计一个组合逻辑电路，它接受一位余3BCD码B3、B2、B1、B0，仅当2<B3B2B1B0<8时，输出Y才为1。 （15分） 三、触发器组成图1(a)所示电路。图中FF1为维持－阻塞DFF（Q1），FF2分别为边沿JKFF（Q2）和主从JKFF(Q2’)，试在图1（b）中画

出时钟CP作用下，Q1，Q2，Q2’ 端的波形，设触发器初态为0。

（10分）

CP

(a)

Q1Q2Q2'

(b)

CP

1

2

3

4

5

6

7

8

图1

四、分析图2所示的同步时序逻辑电路，画出其状态转换图，并说明电路有何特点？ （15分）

2006 军人学员《数字电路与逻辑设计》试卷(A 卷)

图2

五、试用1片74LS160和1片74LS161设计一个分频电路，要求电路采用M=9×12的形式，芯片（2）的进位输出端C与时钟CP的分频比为1/108，且电路工作比较稳定，允许附加必要的门电路。74LS160和74LS161的片脚图和功能表见附页。 （15分）

六、5G555接成的多谐振荡器电路如图3所示，图中TR为低触发端，TH为高触发端（阈值），R为强制清零端，C-V为控制电压端，OUT为输出端。 （10

分）

图3

（1）画出VC和VO端对应的波形； （2）图3中，若VCC＝+5V，R1＝15kΩ,R2＝25KΩ,C＝0.033μF，

2006 军人学员《数字电路与逻辑设计》试卷(A 卷)

则VO端波形的振荡频率f为多少赫兹？

（3）若将图3中C-V端改接VR＝4V的参考电压，输出波形的频率f又为多大？设电路中其他参数均不变。

（4）图3所示电路的占空比q＝？若要使占空比可调，电路该如何设计？

七、RAM2112（256×4）组成图4所示电路。 （10分） （1）按图示接法，内存单元的容量是多少？若要实现2K×8的内存，需要多少片2112芯片？

（2）按图示连接，写出2112－1至2112－4的地址范围（用十六进制表示）；

（3）若要将RAM的寻址范围改为B00H～BFFH和C00H～CFFH，电路应作何改动？

AAAAAA图4

八、逐次渐近式A/D转换器的原理框图如图5(a)所示。（15分） （1）分析该电路的工作原理；

（2）某次转换VO和VI的波形如图5(b)所示，则这次转换对应的输出状态是什么？若时钟频率f=100kHz，则完成这次转换所需时间为多少？

（3）若要提高该电路的工作速度，你有哪些改进思路？

2006 军人学员《数字电路与逻辑设计》试卷(A 卷)

gg336x280();ix=0-11137-64.jpg" alt="2006 军人学员《数字电路与逻辑设计》试卷(A 卷)" />

图5

附页：

附表一 4位同步二进制加法计数器74LS161的功能表

2006 军人学员《数字电路与逻辑设计》试卷(A 卷)

附图1 74LS161惯用逻辑符号图

注：74LS160的逻辑符号及功能表完全相同，其区别仅在74LS160为十进制计数器。