第2章 MCS-51单片机的硬件结构

第2章 MCS-51单片机的硬件结构

2.1 MCS-51单片机的物理结构及逻辑结构

2.2 MCS-51单片机的片外总线结构

2.3 MCS-51单片机的存储器配置 2.4 CPU的时序及辅助电路

2.1

MCS-51单片机的物理结构及逻辑结构

2.1.1 MCS-51单片机的封装和引脚分配

2.1.2 MCS-51单片机的系统结构

2.1.3 MCS-51单片机的引脚定义

2.1.4 MCS-51单片机硬件结构要点

2.1.5 MCS-51单片机内部结 2.1.6 输入/输出（I/O）端口结构

返回本章首页

P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSS

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

8031 8051 8751

40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21

VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/Vpp ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0

返回本节

MCS51 单 片 机 的 引 脚 配 置 图

2.1.2 MCS-51单片机的系统结构

时钟源 T0 T1

时钟电路

SFR和RAM

ROM

定时/计数器

CPU

系

统

总

线

并行端口

串行端口

中断系统

P0 P1 P2 P3

TXD RXD

INT0

INT1

图2-1 MCS-51单片机系统结构示意图

下一页

（1）一个8位微处理器CPU。 （2）数据存储器RAM和特殊功能寄存器SFR。 （3）内部程序存储器ROM。 （4）两个定时/计数器，用以对外部事件进行 计数，也可用作定时器。 （5）四个8位可编程的I/O（输入/输出）并行 端口，每个端口既可做输入，也可做输出。 （6）一个串行端口，用于数据的串行通信。 （7）中断控制系统。 （8）内部时钟电路。

下一页

P0.0～P0.7

P2.0～P2.7

VCC (+5V) RAM地址 锁存器 GND RAM

通道0驱动器

通道2驱动器

通道0锁 存器

通道2锁 存器

ROM/ EPROM 程序地址寄存器

B寄存器

ACC TMP2 ALU TMP1

堆栈指针SP

缓冲器

PSEN ALE RST

定时 和 控制 逻辑

指 令 寄 存 器

指 令 译 码 器

PSW

PCON SCON TMOD TCON TH0 TL0 TH1 TL1 SBUF(TX/RX) IE IP 中断、串行口和定时器逻辑

PC递增器 程序计数器PC

DPTR指针

通道1锁存器 通道1驱动器 通道3锁存器 通道3驱动器

振荡器

XTAL1

XTAL2

P1.0～P1.7 P3.0～P3.7

图2-2 MCS-51芯片内部结构框图

返回本节

2.1.3 MCS-51单片机的引脚定义

1. 2. 3. 4. 5. 6. 7. 8. 9. 输入输出口：P0、P1、P2、P3 RST（复位）/ VPD（后备电源引入端） EA （读内/外ROM控制）/Vpp（编程电压） ALE（地址低8位锁存）/ PROG（编程脉冲） PSEN 外部ROM读选通信号 XTAL1、XTAL2 外接晶振端 Vcc +5v电源 Vss 地 P3口的第二功能

返回本节

位线 P3.0

引脚 10

第二功能 RXD（串行输入口）

表

P3.1

P3.2 P3.3

11

12 13

TXD（串行输出口）

INT0（外部中断0） INT1（外部中断1）

2-2 P3

口 的 第 二 功 能 表

P3.4

P3.5 P3.6 P3.7

14

15 16

T0（定时器0的计数输入）

T1（定时器1的计数输入） WR（外部数据存储器写 脉冲