高速PCB设计EMI规则

高速PCB设计EMI规则

引言：

随着信号上升沿、下降沿时间的减小，信号频率的提高，电子产品的EMI问题，也越来越受到电子工程师的光注。在高速PCB设计的成功，对整个产品的EMI问题的解决的贡献越来越受到重视。做了多年的产品级EMI设计，现整理一些最为普通的高速PCB设计EMI方面的规则和大家共享。

规则一：高速信号走线屏蔽规则

首先指出，这条规则的适用的条件：在两层或四层板上有高速时钟的走线，并且高速时钟的走线为微带线，且由于PCB的板层的限制导致高速时钟的回流路径不良，在这种情况下使用该条"高速信号走线屏蔽规则"会取得比较良好的效果。如果你的高速PCB板的板层比较多，而且时钟都是走成带状线的形式，且有良好的回流路径，那么这样做是没有必要的，因为在这样良好的条件下，时钟的对外的辐射就已经比较小了，效果不会很明显。

请注意上面规则的使用有可能导致时钟信号线阻抗的减小。但在板层少的比较恶劣情况下在高速的PCB设计中，时钟等关键的高速信号线进行屏蔽处理后会取得比较满意的结果。

规则二：高速信号的走线闭环规则

由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，有可能出现这种失误，如下图所示

首先指出，这条规则的适用的条件：高速时钟信号的走线在相邻两个高速走线层。并且在这两个走线层中的高速信号走线构成闭环，这样的闭环结果将产生环形天线，增加EMI的辐射强度。如果在两个走线层之间有一层或以上的地层隔开，那么该闭环所造成的辐射是比较小的。所以，如果PCB的叠层的设计中有两个信号层是相邻的最好完全遵守信号走线相互垂直的规则，以避免造成高速信号的闭环。当然在高速PCB的叠层设计中，我们不推荐有两个高速信号层相邻的叠层方式。

规则三：高速信号的走线开环规则

规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示：

首先指出，这条规则的适用的条件：在高速PCB设计中，几乎没有人可以避免该条规则。因为由于考虑到了接口间信号时序的影响，很多情况下我们需要将接口信号走线等长处理而将信号走线以蛇形线方式处理，这不可避免了造成了开环区域。所以这条规则，于其说是避免影响，不如说是减小影响。所以，LAYOUT工程师在绕线的时候要尽可能的减小蛇形线的摆幅，减小开环区域的面积，以减小开环结果产生线形的天线造成的EMI辐射强度的增加。如果在两个相邻的高速信号层之间，更应该注意这种情况的发生，因为这常常被忽略。

规则四：高速信号的特性阻抗连续规则

进入高速PCB的领域，最基本的标志就是：工程师在设计电路板的时候考虑了：电路板的叠层设计、电气信号线的特性阻抗以及高速互连接口的拓扑结构。如果在高速PCB设计中，没有考虑上面的三要素，是谈不上高速的设计的。

做为高速设计的基本的要素之一，信号线在层与层之间切换的时候必须保证特性阻抗的连续，否则由于信号的反射会增加EMI的辐射，如下图：

首先指出，这条规则的适用的条件：所设计的电路板上的信号的上升沿、下降沿时间小、信号的频率高，需要考虑进行信号的完整性、电源的完整性、以及信号的电磁辐射。那么在这种情况下，考虑信号线的特性阻抗的连续是最为基本的了。当然，如果是普通的电路板，阻抗不连续的影响是不大的。

规则五：高速PCB设计的布线方向规则

相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射，这是一条比较普通的原则。相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。如下图：

首先指出，这条规则的适用的条件：高速时钟信号的走线在相邻两个高速走线层，而且高速信号层的间距小。如果在两个走线层之间有一层或以上的地层隔开，基本上可以不考虑串扰。实际上如果高速信号层的间距小这种串扰是非常严重的，但又经常被忽略。比如：两个高速信号成的间距6mil，那么两层信号线并行造成的串扰要比，同一层6mil走线6mil间距造成的串扰大的多。原因很简单同层上两个信号线的耦合是边的耦合，而两层信号线的耦合是面的耦合。当然在高速PCB的叠层设计中，我们不推荐有两个高速信号层相邻的叠层方式。

规则六：高速PCB设计中的拓扑结构规则

高速互连接口的拓扑结构是高速PCB设计的三个重要的要素之一，可以说在高速的情况下拓扑结构的是否合理直接决定产品的成功还是失败。

如上图所示，就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几Mhz的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。

首先指出，这条规则的适用的条件：高速的互连接口并非点对点的结构，而是有多个负载的情况下我们需要慎重的考虑走线的拓扑结构。如果对这个方面的经验不足，最好使用仿真器对接口的信号进行仿真，以衡量您说设计的拓扑结构是否合理。拓扑结构最基本的有两种：星形结构、菊花链式结构。在实际的设计的过程中，很难做到完全的这两种结构，结构上对称是拓扑设计的必要条件。

规则七：走线长度的谐振规则

信号走线的长度和频率的关系，通常在设计过程中很容易被工程师忽略。但这实际上这条规则是非常的重要。如果布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，从而急剧的增加电磁波辐射，产生严重的EMI干扰。

这条规则的适用的条件：自然是板上的信号存在高速的信号（两个方面一个信号的频率足够高，一个是信号的边沿足够小），这是可想而知的，因为低频信号的波长是很长的，而普通的信号走线很难达到这个长度。我们可以简单的举个例子1Ghz的信号波长为30cm，10Mhz信号波长为30m。从这个数据我们可以很清楚的知道低速信号这个规则可以不用考虑，因为不太可能信号线走了几米长。

规则八：信号回流路径规则

所有的高速信号必须有良好的回流路径，尽可能的保证时钟等高速信号的回流路径最小，否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。我想这条规则对于从事高速PCB设计的工程师来说应该是非常的熟悉了，不必多说。

这条规则的适用的条件：在PCB板层数比较少的时候、或电源或地出现分割的时候，要特别的注意信号回流的问题。因为在这两个条件下很容易出现信号的跨区的现象，从而出现信号的回流路径急剧增加的现象。如果板层比较多，保正所有的信号构成微带线或带状线走线，信号的回流路径规则都是可以满足的。

规则九：器件的退耦电容摆放规则

退耦电容的退耦的效果，和退耦电容的摆放位置，有直接相关的关系。不合理的摆放位置，是根本起不到退耦的效果。合理退耦电容的摆放可以起到良好的退耦效果，从而极大的减小电源的纹波和噪声，减小地弹，降低信号对外的辐射能量。退耦电容的摆放的原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。

这条规则的适用的条件：这里所指的电容是用于退耦作用的那些104、103、102、101电容。并非指用

于旁路的10uf、100uf等容值大电容。旁路电容的放置有两个原则，一个是靠近电源的输出端，一个是靠近芯片附近大电流流 …… 此处隐藏：1532字，全部文档内容请下载后查看。喜欢就下载吧 ……