数字秒表课程设计报告 -

湖北汽车工业学院

课 程 设 计

( 说明书 )

数字秒表的设计

班级 / 学号 学 生 姓 名 指 导 教 师

一、概述

数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，本文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。本设计中数字秒表的最大计时是00.00——99.99s，也就是说分辨率是0.01秒，最后计数结果用数码管显示，需要实现清零、启动计时、暂停计时、继续计时等功能。

在本次设计中由四片74LS161构成计数器来实现秒表的计数功能。由于需要比较稳定的信号，用555定时器与电阻和电容组成的多谐振荡器产生0.01HZ的信号，用四个数码管显示计时，最后在电路中加入了两个控制开关一个控制电路的启动和暂停；另一个控制电路的清零。

二、工作原理

要实现数字秒表的控制，则要求数字信号控制系统由555脉冲时钟输出信号，且计数器具有开关实现启动计时、暂停计时、继续计时、实现清零等功能，而且需要数码管能够显示出数字。

图 1 数字秒表电路的原理框图

三、电路设计

1.555多谐振荡器脉冲时钟信号电路

图3 脉冲时钟信号电路图

当555定时器接成多谐振荡器时可以知道电路的振荡周期为T=（R1+R2)Cln2,振荡频率为f=1/T=1/(R1+R2)Cln2,通过改变R和C的参数即可以改变振荡频率，同时多谐振荡器的占空比为q=T1/T=R1+R2/R1+2R2，而且多谐振荡器只有当高电平内部才是导通的，所以应该使占空比q非常高，假定q=98%，根据计算R1=4.7kΩ，R2=4.7kΩ，C1=1μF，此时的T大约也为0.01s。

2.计数显示电路

图 5 计数显示电路图

74LS161集成芯片为集成4位二进制同步加法计数器，具有异步置0、同步并行置数、计数及保持功能。它有同步置数控制端LOAD，异步清零控制端CLR，工作模式控制端ENP、ENT，时钟输入端CLK，进位输出端RCO，并行数据输入端D～A，计数输出端QD～QA。各控制端控制权的优先级是CLR最高，LOAD其次，最低ENP、ENT。

四、 性能的测试

1.脉冲时钟电路的测试

图 10 脉冲时钟波形测试电路图

图 11 脉冲时钟波形测试显示图

由图11可以看出脉冲时钟的波形周期大约为0.01秒，这符合设计的要求。 2.电路整体性能测试

图 13 秒计数显示测试图

图 15 计数显示暂停功能测试图

由图12和图13可以看出秒计数显示和分秒计数显示是可以运行的，而由图14和图15可以看出清零功能和暂停功能都是可以运行的，这符合设计的要求。

五、结论

通过一周的设计，总算是有了一个结果。方案和结果都比较满意，完成了所有的设计要求：1.秒表最大计时值为59分59秒；2. 分和秒的数码管显示，分辨率为1秒；3.具有清零、启动计时、暂停及继续计数等控制功能。在这次课题设计中实现了电路的简洁，使电路图简单易懂。但是，在这次设计过程中，也遇到不少的麻烦，经过多次反复的检查和排除，最终实现了所有功能。

六、性价比

这次设计数字秒表所选择的元件都是价格比较低廉的，如74LS161、74LS00、74LS08、555定时器的价格大约都是1~3元，数码显示管的价格也是3~5元，三端稳压器的价格也是不到1元。而数字秒表的应用是非常多的，所以能用大约不超过50元就能设计出一个数字秒表是性价比较高的。

七、课设体会

我们大二下学期学习了模电，大三上学期学习了数电这两门专业课，这是我们第一次做课程设计，所以不免会感到一些吃力，动手实践和创新能力对于我们理工课院校的学生而言显得相当重要，通过这次的课程设计我发现了自己还存在诸多方面的不足。在仿真过程中出现了不好清零的情况，也一直找不到症结所在，就找到指导老师寻求帮助，虽然我现在已经找到了答案，但是我会继续努力去学习，希望自己能独立解决它。理论知识终究不是实践能力，在实践面前一系列的问题会突发出现，但是没有扎实的理论知识，实践能力又无从存在，二者可谓缺一不可，所以在以后的学习工作中，学习和动手要两手抓，而且两手都要硬，不能留下软肋，让问题钻了空子。本次课程设计很有收获，相信以后的类似这样的课程设计我会做得更好！

参考文献

1．沙占友、李学芝著 . 中外数字万用表电路原理与维修技术.[M]北京：人民邮电出版社，1993年

2．童诗白、华成英主编者 . 模拟电子技术基础. [M]北京：高等教育出版社，2006年

3．戴伏生主编 . 基础电子电路设计与实践 . [M]北京：国防工业出版社，2002年 4．谭博学主编 . 集成电路原理与应用 . [M]北京：电子工业出版社，2003年