中兴设计开发部电路设计规范(3)

键芯片、功耗较大 IC,附近预留接地插座以备未来加装散热器接地 用 9 规定 散热器尽量多点、低阻抗、短距离接工作地平面。散热器与支柱、螺钉等的 连接处采用星月孔与工作地平面连接； 10 规定 LDO 等芯片的散热体如果是接在电源脚上时， 与之接触的散热器应该多点接 到该电源上。 11 规定 器件或模块对散热器接地有明确要求时，按要求接地。如：带铝基板电源模 块的基板和安装孔及散热器要接保护地。 12 13 14 15 规定 规定 规定 推荐 单板上无法实现将散热器接地方式处理时，散热器可以采用浮空方式。 同轴电缆的外屏蔽层，屏蔽电缆的屏蔽层可以通过接口接保护地 明确标注金属壳体的处理方式 器件带有金属壳体的引脚，将引脚连接到相应的地上。 ESD 防护器件接地端、金属外壳的元器件的金属外壳、屏蔽装置接到静电防 护与屏蔽地； 备注

本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传

第 14 / 74 页

中兴设计开发部电路设计规范

内部公开▲ 内部公开具有金属壳体而人手又经常接触的部件如接插件等部件，其金属壳体应与接 地的机壳或底板紧密相连。内部电路在靠近这些部件的部位，应采用大面积 接地。 16 推荐 如果上面的规则实现困难，推荐金属壳体接地的优先顺序：通过泄放电阻连 接到屏蔽地>保护地>工作地 17 提示 对于一些敏感电路，设计中应进行容限分析，以确认器件选型满足电路容限 要求。 18 规定 单板保险丝降额合理(额定电流降额至少 50%,标称熔断热降额至 20%) , 应放在保护器件的前面。对于可能工作于温度较高环境的设计，必须充分考 虑保险丝降额。 19 提示 对于冲击电流很大的场合， 保险丝不能按照标称的熔断热计算。 有案例表明， 即使很大降额，仍然不能满足要求。厂家不能解释。增加缓启动是根本方法， 不能加缓起可以考虑不用保险丝。 20 21 规定 提示 尽量不采用无锁定装置的连接器，必须使用时需评审。 跳线帽和拨码开关等机械器件存在可靠性，腐蚀等多方面问题，且失效模式 通常容易使系统进入不正常的分支。尽量避免使用，通过电阻的方式用料单 区分。

4. 信号完整性 电源完整性设计 信号完整性/电源完整性设计编号 1 2 级别 提示 规定 条目内容 选择更不易造成信号完整性问题的接口方式/器件。 关键路径经过时序设计，具备时序分析报告。凡涉及时序控制的电路，比如 CPU/FPGA/专用 IC 访问外挂存储器等必须进行时序分析。 3 规定 满足以下任意一项或多项的网络必须附带信号完整性前仿真分析报告： 时钟信号；频率较高；有较严格的时序要求；对边沿单调性有要求(边沿敏 感信号)

;网络拓扑复杂(带有多个分支和负载) ;对过冲等敏感(参见器件 手册) ;相关标准对信号质量有要求。 4 推荐 采用 16244 驱动器驱动变化信号， 建议在驱动器输出添加 33.2 欧姆电阻或者 33 欧姆排阻。 5 提示 有一些可编程逻辑器件可以设置输出的驱动强度、电流等参数，通过合理设 置可以改善信号完整性。 6 7 提示 推荐 如果时序允许，应将可编程逻辑器件的输出摆率设置为慢摆率。 读写信号的驱动拓扑应尽量简化，必要应采用多个驱动器的方法简化拓扑， 并进行信号完整性仿真，采用合适的端接。 8 推荐 可编程逻辑器件，输出交变信号时应进行端接。不便端接的信号应采用设置 电流、摆率等方式改善信号完整性。 9 10 11 12 13 提示 规定 规定 规定 推荐 单向的片选等信号，可以采用源端端接。 EPLD/FPGA 输出的 UART 时钟等交变信号，必须进行端接。 电源上电解电容的数目应该满足电源完整性要求。 去耦电容的设计满足对工作电源的目标阻抗的要求，并按 PI 分析报告实施。 PI 设计另行规定 考虑为换层、穿越平面割裂的信号配置旁路电容。 SI 仿真另行规定 时序设计另行规定 备注

本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传

第 15 / 74 页

中兴设计开发部电路设计规范

5. 系统相关设计

中兴设计开发部电路设计规范

内部公开▲ 内部公开23 推荐 系统设计时主控单板和受控单板间增加少量备用的信号线，在背板上予以设 计，以提高系统的可升级性。 24 提示 资源板用量较大，尤其要考虑成本因素，尽量采用可裁剪配置的设计方法。 综合器件平滑升级设计的原则，尽量选择成本较低器件。 25 推荐 单板应采用面板扳手状态监控电路监控面板扳手状态，并定义背板连接器左 上角、右上角、左下角、右下角四根针为查拔到位指示信号。面板监控电路 应采用防静电模块避免静电骚扰。 26 提示 主备单板切换应尽量减少对系统的影响：负责时钟分发单板应考虑时钟不丢 失，不错误；复位、拔出主用单板应考虑尽量检测到操作并在复位、拔插前 发起主备倒换；拔出、插入备用单板不应对主板工作产生影响。 27 28 29 30 参见说明

分析

6. 可生产性设计编号 1 2 3 4 级别 规定 规定 规定 规定 条目内容 选用的器件必须满足公司生产工艺要求， 布局须通过公司工艺技术人员审核。 静电敏感器件慎用，如果采用要加防静电保护措施。 放置数量恰当的 Mark 点，数量参考原理图设计规范确定。 双面贴焊的单板，在选择器件时尽量使用贴片器件，不使用插装器件。尽量 使单板采用双面回流焊工艺。 5 规定 除非信号完整性特殊要求，背板上一般不应放置串阻等器件。背板尽量采用 压接连接器，避免焊接连接器。 6 提示 选用器件应注意器件的潮敏等级，必要时注明以保证生产加工可靠性；其间 选型时避免选择潮敏等级高的器件。 7 8 推荐 因为焊接温度不同，尽量避免板内有铅无铅工艺器件混用。 备注

7. 可测试性设计 7.1 JTAG编号 1 级别 规定 条目内容 含 JTAG 口的器件都需要使用事业部规定的 JTAG 接口电路， 单板提供 JTAG 插座。 2 规定 芯片的 JTAG 口管脚 TDI,TMS,TCK,TRST(若有)可控，不能悬空或直接拉 低/拉高(注意芯片内部的上/下拉电阻) 。 3 4 规定 规定 芯片的 TCK,TMS 的驱动能力满足扫描链路的要求。 芯片的 BSDL 文件要齐全、完整和正确。 备注

本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传

第 17 / 74 页

中兴设计开发部电路设计规范

7.2 测试点

中兴设计开发部电路设计规范

第二部分 详细说明

1. 原理图制图规范

1.1.1 原理图必须使用公司统一原理图库

在原理图设计中，必须采用公司统一原理图库，以保证设计的一致性和打包后封装、料单等结果的一致性。不使用公司统一原理图库造成的连接、封装错误个人承担责任。

注意使cds.lib中的路径指向库服务器eda-svr1的路径。库服务器每天会和公司统一库服务器同步2次确保最新。

在改版设计中尤其要注意这个问题，因为打包时会将部分库备份到本地，不一致。

对于历史遗留的未采用统一图库的设计，可以豁免此项检查。切换至公司统一库，以保证料单的正确性和后续的可维护性。

返回 1.1.2 原理图应采用0.100栅格

该栅格设置为一般器件库管脚间距的设置，

时无法对齐。

如果出现原理图库中的元件处于0.050 返回 1.1.3 图框大小

A4幅面的图框进行设计。部门一般均采用A4幅面进行打印，在A3A4幅面纸页上打印后字符无法分辨，难以进行

返回 1.1.4 Customer Text）进行标注

可以每页的内容一致，避免出错。如果因为填写错误修改，也只需修改一

–，选择Custom Variables标签。在表格中 …… 此处隐藏：1604字，全部文档内容请下载后查看。喜欢就下载吧 ……