中兴设计开发部电路设计规范

中兴设计开发部电路设计规范

内部公开▲

CDMA

电路设计规范

版本：修订日期：

中兴通讯股份有限公司

中兴设计开发部电路设计规范

版本变更说明

中兴设计开发部电路设计规范

关于本文档

中兴通讯股份有限公司CDMA事业部设计开发部《电路设计规范》（以下简称《规范》）为原理图设计规范文档。本文档规定和推荐了CDMA设计开发部在原理图设计中需要注意的一些事项，目的是使设计规范化，并通过将经验固化为规范的方式，避免设计过程中错误的发生，最终提高产品质量。

使用方法

《规范》制图部分以Cadence平台Concept HDL原理图工具为依据，但其大部分内容不局限于该工具的约束。

《规范》总体上由检查条目、详细说明、附录3部分构成。“检查条目”部分浓缩了各种规范条款Ctrl – 左键点击可以跟踪到相应位置。建议在阅读条目的同时，对详细说明进行阅读，理解检查项的意义，并主动避免异常出现。

《规范》中检查项共有三种等级：“规定”，“推荐”和“提示”。

标记为“规定”的条目在设计中必须遵守，

标记为“推荐”的条目为根据一般情况推荐遵守的内容。

标记为“提示”的条目，不做规范约束，

/走查过程中不排除《规范》之外的设计异常，开发/

在开发过程中使用

自查。

在同行评审/，评审人员必须了解《规范》并按照《检查单》

可以作为学习使用。硬件工程师可

修订

本文档在编写和积累过程中不可避免的有疏漏和错误之处，同时产品开发、归档的规范也可能发生变化。如果发现本文档中有错误、遗漏、不可实施等各类问题，应在ClearQuest上直接提出故障项（提变更库中提文档故障，选择3G 硬件平台），跟踪解决。

中兴设计开发部电路设计规范

内部公开▲

目 录

第一部分 检查条目 ............................................................................................................................................ 5

1. 原理图制图规范 .................................................................................................................................. 5 2. 电路设计 .............................................................................................................................................. 7

2.1 通用要求 .................................................................................................................................. 7 2.2 逻辑器件应用 .......................................................................................................................... 8 2.3 时钟设计 .................................................................................................................................. 9 2.4 保护器件应用 ........................................................................................................................ 10 2.5 可编程逻辑器件 .................................................................................................................... 10 2.6 电源设计 .................................................................................................................................11 2.7 其他应用经验 3. 可靠性设计 ........................................................................................................................................ 14 4. 信号完整性/电源完整性设计 .5. 系统相关设计 .6. 可生产性设计 .7. 可测试性设计 .7.1 7.2 测试点 .7.3 电路可测试性 7.4 系统可测试性 第二部分 详细说明 .1. 原理图制图规范 .2. 电路设计 .2.1 通用要求 .2.2 逻辑器件应用 2.3 时钟设计 .2.4 2.5 2.6 .2.7 ........................................................................................................................ 55 3. .4. / ........................................................................................................... 59 .................................................................................................................................... 62 .................................................................................................................................... 65 7. .................................................................................................................................... 69

JTAG ...................................................................................................................................... 69 7.2 测试点 .................................................................................................................................... 70 7.3 电路可测试性 ........................................................................................................................ 70 7.4 系统可测试性 ........................................................................................................................ 71

附录 .................................................................................................................................................................... 71

附录1 部门相关资源列表 ....................................................................................................................... 71 参考文献 ............................................................................................................................................................ 71 编后记 ................................................................................................................................................................ 74

中兴设计开发部电路设计规范

内部公开▲

第一部分 检查条目

1. 原理图制图规范

中兴设计开发部电路设计规范

内部公开▲ 内部公开信息等不必要信息不要显示。 20 21 规定 规定 元器件的位号要显示在该元件的附近位置，不应引起歧义。 芯片的型号和管脚标注，精密电阻、大功率电阻、极性电容、高耐压电容、 共模电感、 变压器、 晶振， 保险丝等有特殊要求的器件参数要显示出来， LED 应标示型号或颜色。 22 23 24 规定 推荐 规定 差分信号规定使用“+/-”符号， “+/-”可以在网络名的中间或末尾。 无特殊要求(例如系统方案命名需求)差分信号以“+/-”结尾。 E1 信号线采用 TIP 来表示同轴电缆芯线(双绞线的+) ,用 RING 来表示同轴 电缆屏蔽层(双绞线的-) 。 25 规定 有确定含义的低电平有效信号采 …… 此处隐藏：4213字，全部文档内容请下载后查看。喜欢就下载吧 ……