异步时序逻辑电路设计实验报告

华中科技大学数字逻辑实验报告

异步时序逻辑电路的设计

1.实验目的

熟悉并掌握脉冲异步逻辑电路的分析方法，加深对异步时序逻辑电路的理解，掌握时序逻辑电路的设计方法及如何消除临界竞争。

2.实验器材

二输入与非门74LS00 反向器 74LS04

三输入与非门 74LS10

3.实验内容

用电平异步时序逻辑电路实现下沿触发的D触发器 典型输入时间图如下：

X2(CP)

X1(D)

Z(Q)

华中科技大学数字逻辑实验报告

4.实验步骤

建立原始流程表按照输入信号的变化进行时间的划分，由题意可知设立8中不同状态，见上图 画出原始流程表：

华中科技大学数字逻辑实验报告

画出状态合并图：

选择最小闭覆盖{（231）（4）（568）（7）}并且用ABCD分别表示：

画出状态相邻图;

华中科技大学数字逻辑实验报告

状态编码设二次状态用y2y1表示，用00,01,11,10分别表示画出卡诺图并求出激励函数和输出函数; Y2；

Y2=yx x1

2

2

y2 x2y1

x1 y1x1

Y1=xy xZ 2

1

2

华中科技大学数字逻辑实验报告

Z=y2;

根据激励函数和输出函数画出电路图： 按照电路图连接号电路，并且验证结果是否与设计相符。

5.实验体会

通过这次实验，了解了异步的相关知识，懂得了异步电路的处理办法。提高了自己在电路方面的技能。