第3章CMOS集成电路的物理结构(2)

的晶体管通常比共享源/漏区的晶体管占用更多的面积

2011-9-10

第3章 CMOS集成电路的物理结构

33

§3.4 FET阵列设计§3.4.1基本门设计 VDD和GND用金属层布线 n+和p+区用同样的填充图案表示，不同的是pFET嵌在n阱内 金属和n+/p+区处于不同的结构层，从金属层至n+/p+区需有接触孔

非门NOT(反相器INV)版图

2011-9-10

第3章 CMOS集成电路的物理结构

34

第3章CMOS集成电路的物理结构

§3.4 FET阵列设计非门NOT(反相器INV)另一种方案的版图

2011-9-10

第3章 CMOS集成电路的物理结构

35

§3.4 FET阵列设计两个独立的反相器(共享电源和地)

物理设计的目标之一是使整个芯片的面积最小

2011-9-10

第3章 CMOS集成电路的物理结构

36

第3章CMOS集成电路的物理结构

§3.4 FET阵列设计缓冲器BUF:电信号的整形、提高驱动能力

金属可以跨越多晶栅而不会在电气上连接2011-9-10第3章 CMOS集成电路的物理结构 37

§3.4 FET阵列设计带有驱动器的传输门版图

?

2011-9-10

第3章 CMOS集成电路的物理结构

38