第3章CMOS集成电路的物理结构

第3章CMOS集成电路的物理结构

第 3章 CMOS集成电路的物理结构本章目录 3.1集成电路工艺层 3.2 MOSFET 3.3 CMOS工艺层 3.4 FET阵列设计

2011-9-10

第3章 CMOS集成电路的物理结构

1

§3.1集成电路工艺层硅集成电路(IC)分层的一个主要特点：形成图形的导体层在绝缘体的上面。

2011-9-10

第3章 CMOS集成电路的物理结构

2

第3章CMOS集成电路的物理结构

§3.1集成电路工艺层叠放过程完成后的各层情形

2011-9-10

第3章 CMOS集成电路的物理结构

3

§3.1集成电路工艺层加上另一层绝缘层和第二层金属层

侧视图显示叠放顺序绝缘层将两金属层分隔开，所以它们在电气上不同每层的图形由顶视图表示2011-9-10第3章 CMOS集成电路的物理结构 4

第3章CMOS集成电路的物理结构

§3.1集成电路工艺层互连线的电阻和电容 1互连线电阻

Rline= RS×

l w

RS=

1σt

RS:薄层电阻，方块电阻2011-9-10第3章 CMOS集成电路的物理结构 5

§3.1集成电路工艺层互连线电阻计算

Rline=RS×n2011-9-10

(n=l/ w方块数)6

第3章 CMOS集成电路的物理结构

第3章CMOS集成电路的物理结构

§3.1集成电路工艺层2互连线电容

设满足平行板电容条件

Cline=

ε ox wlTox

ε ox:绝缘层( SiO2)介电常数，单位： F/cm2011-9-10第3章 CMOS集成电路的物理结构 7

§3.1集成电路工艺层Intel 0.18µm工艺互连线

2011-9-10

第3章 CMOS集成电路的物理结构

8

第3章CMOS集成电路的物理结构

§3.1集成电路工艺层互连线上的寄生电阻和寄生电容，引起时间延迟

τ时间常数：= RlineCline2011-9-10第3章 CMOS集成电路的物理结构 9

§3.1集成电路工艺层互连线电阻和电容互连线电阻和电容使传播延时增加，相应于性能的下降互连线电阻会消耗功率互连线电容会引起额外的噪声，影响电路的可靠性

2011-9-10

第3章 CMOS集成电路的物理结构

10

第3章CMOS集成电路的物理结构

§3.2 MOSFETNMOS电路符号与相应的工艺层

NMOS的简化工作图

栅信号G决定了在漏区与源区之间是否存在导电区2011-9-10第3章 CMOS集成电路的物理结构 11

§3.2 MOSFET形成 MOSFET的各工艺层

MOSFET的宽长比定义为(W/L),它是 VLSI设计者考虑的最重要参数!2011-9-10第3章 CMOS集成电路的物理结构 12

第3章CMOS集成电路的物理结构

§3.2 MOSFETMOSFET侧视图与顶视图

2011-9-10

第3章 CMOS集成电路的物理结构

13

§3.2 MOSFET§3.2.1硅的导电性半导体：导电能力介于导体和绝缘体之间的物质。本征半导体：完全纯净的、具有晶体结构的半导体。半导体的特点： 当受外界热和光的作用时，它的导电能力明显变化。 往纯净的半导体中掺入某些杂质，会使它的导电能力明显改变。

半导体器件中用的最多的半导体是硅。

2011-9-10

第3章 CMOS集成电路的物理结构

14

第3章CMOS集成电路的物理结构

§3.2 MOSFET Si:IV族元素 22 3 Si原子密度： N Si= 5× 10/ cm 本征载流子密度(室温：300K):

ni= 1.45×1010/ cm 3

注意： (1)本征半

导体中载流子数目极少,其导电性能很差； (2)温度愈高，载流子的数目愈多,半导体的导电性能也就愈好。所以，温度对半导体器件性能影响很大。

2011-9-10

第3章 CMOS集成电路的物理结构

15

§3.2 MOSFET掺杂：增加载流子，提高导电性，形成n型和p型半导体 掺入磷P、砷As V族元素杂质，增加电子浓度，形成n型材料； 提供自由电子的杂质原子称为施主掺杂剂； 掺杂浓度 N d= 1016~ 1019/ cm3 n型材料中，每个施主提供一个自由电子；电子为多子，浓度为nn;空穴为少子，浓度为pn10 3 有 nn≈ N d ( ni= 1.45×10/ cm ) ni2 pn≈/ cm 3 Nd

2011-9-10

第3章 CMOS集成电路的物理结构

16

第3章CMOS集成电路的物理结构

§3.2 MOSFET 掺入硼B III族元素，增加空穴，形成p型材料； 提供空穴的杂质原子称为受主掺杂剂；14 19 3 掺杂浓度 N a= 10→ 10/ cm

p型材料中，每个受主提供一个空穴，空穴为多子，浓度为pp;电子为少子，浓度为np 并有 p p≈ N a ni2 np≈/ cm 3 Na

2011-9-10

第3章 CMOS集成电路的物理结构

17

§3.2 MOSFET电导率σ 载流子密度为n和p的半导体区域电导率：σ= q(μ n n+μ p p)2 式中：μ n和μ p为电子和空穴迁移率，cm/(V s)

常温下本征硅：μ n= 1360cm 2/(V s)

μ p= 480cm 2/(V s)

6 本征硅电导率σ≈ 4.27× 10/(Ω cm) 5 本征硅电阻率ρ= 1/σ≈ 2.34× 10Ω cm

N型材料：σ≈ qμ n n P型材料：σ≈ qμ p p2011-9-10第3章 CMOS集成电路的物理结构 18

第3章CMOS集成电路的物理结构

§3.2 MOSFET例3.2:一个硼掺杂密度为 1015 cm 3的p型硅掺杂样品，其多子电荷载体为空穴，密度为

p p≈ N a= 1015 cm -3则少子载体的电子密度为 ni2 (1.45× 1010 ) 2 np≈=≈ 2.1× 10 5 cm 3 Na 1015已知该样品的迁移率为μ n≈ 1350cm 2/(V s),μ p≈ 450cm 2/(V s) 19 15 -1其电导率为σ≈ qμ p p p= 1.6× 10× 450× 10= 0.072(Ω cm) 1 1= 13.9(Ω cm)电阻率为ρ==σ 0.072

2011-9-10

第3章 CMOS集成电路的物理结构

19

§3.2 MOSFET迁移率与掺杂浓度的关系

μ=μ1+

μ 2 μ1 N 1+ N ref

α

室温下：电子

μ1= 92cm 2/ (V s ),μ 2= 1380cm 2/ (V s ),N ref= 1.3×1017/ cm 3,α= 0.91

空穴

μ1= 47.7cm 2/ (V s ),μ 2= 495cm 2/ (V s ),N ref= 6.3× 1016/ cm 3,α= 0.76

结论：迁移率随掺杂浓度增加而降低！2011-9-10第3章 CMOS集成电路的物理结构 20

第3章CMOS集成电路的物理结构

§3.2 MOSFET CMOS工艺，掺杂区同时存在施主和受主，其极性由占优势的类型决定。 N型区：Nd>Na,载流子密度：多子 n n≈ N d N a ni2/ cm3少子 pn≈ Nd Na P型区：Na>Nd载流子密度：多子 p p≈ N a N d ni2/ cm3少子 n p≈ Na Nd全补偿：Nd=Na

,此时由于掺杂的数量非零，它的迁移率将小于本征值。2011-9-10第3章 CMOS集成电路的物理结构 21

§3.2 MOSFETPN结

PN结的特点：单向导电性

2011-9-10

第3章 CMOS集成电路的物理结构

22

第3章CMOS集成电路的物理结构

§3.2 MOSFET§3.2.2 NMOS和PMOS

2011-9-10

第3章 CMOS集成电路的物理结构

23

§3.2 MOSFET§3.2.3 MOSFET中的电流n沟道MOSFET中的栅电容

Cox=ε ox/ tox栅电容：2011-9-10

单位面积栅氧电容(单位F/cm2) CG= Cox AG= CoxWL24

第3章 CMOS集成电路的物理结构

第3章CMOS集成电路的物理结构

§3.2 MOSFET例3.3,考虑一个栅氧化层， …… 此处隐藏：3160字，全部文档内容请下载后查看。喜欢就下载吧 ……