移位寄存器模块功能测试2014

数字逻辑与数字系统实验

实验五：移位寄存器功能测试及设计

实验目的

学习移位寄存器的工作原理； 掌握移位寄存器的功能的测试方法。 掌握移位寄存器Verilog语言实现法。

移位寄存器的逻辑功能及测试

实验原理移位寄存器

移位寄存器是一种具有移位功能的寄存器， 是指寄存器中所存的代码能够在移位脉冲的作 用下依次左移或右移。既能左移又能右移的移 位寄存器称为双向移位寄存器，只需要改变左 、右移的控制信号便可实现双向移位。

移位寄存器的逻辑功能及测试

实验原理实验原理-74LS194芯片介绍 A、B、C、D为并行输入端；QA、QB、 QC、QD为并行输出端；SR为右移串行 输入端，SL为左移串行输入端； S1、S0为操作模式控制端； CR为异步清零端； CP为时钟脉冲输入端。

移位寄存器的逻辑功能及测试

实验原理74LS194的使用方法 74LS194有5种不同操作模式：清零、左移、右移、置数以 及保持。S1、S0和CR 端的控制作用如下表所示。

操 作1 2 3

输入

输出

复位 控制 串入 CLR S1S0 SL SR 0 1 1 XX 10 01 XX 1 0 1 1 0 1 1 1

DCBA0101 0101 0101

时钟 CLOCK X ↑ ↑

QAQBQCQD0000

功能 描述清零 左移 右移

{QBQCQD (SL) }(n) {(SR)QAQBQC}(n)

45

11

1100

XXXX

01010101

↑↑

ABCD {QAQBQCQD}(n)

置数保持

移位寄存器的逻辑功能及测试

实验内容1.测试移位寄存器模块74194的逻辑功能(1)新建原理图文件Test_74194.bdf;如下图

移位寄存器的逻辑功能及测试

实验内容(2)编译；建立波形文 件；仿真；填表。

操 作1 2 3 4 5

输入

输出

复位 CLR 0 1 1 1 1

控制 S1S0 XX 10 11 01 00

串入 SL SR 1 1 1 1 1 1 1 1 1 1

ABCD0101 0101 0101 0101 0101

时钟 CLOCK X ↑ ↑ ↑ ↑

QAQBQCQD

功能 描述

移位寄存器的逻辑功能及测试

实验内容

2、右移位寄存器的Verilog程序 for (i=0;i<3;i=i+1) q[i+1]<=q[i]; end end endmodule

module lsr4(q,d,clk,cr); input d,clk,cr; output q; reg [0:3]q; integer i;

always @(posedge clk) begin if (!cr) //如果cr等于零 q<=0; else begin q[0]<=d;

移位寄存器的逻辑功能及测试

实验内容

右移位寄存器的Verilog程序-仿真程序

移位寄存器的逻辑功能及测试

Verilog语言日积月累

循环语句： for (i=0;i<3;i=i+1) 注意：没有 end结尾 循环语句还有：forever;repeat;while语 句。 整型数定义关键字：integer;

移位寄存器的逻辑功能及测试

实验测试内容实验步骤：(1)新建项目或打开项目 --*.qpf (2)新建Verilog文件--*. V (3)编译；建仿真波形文件--*.vwf; (4)分配管脚:为输入输出信号分析管 脚，编译，生成_*.sof文件，下载。

移位寄存器的逻辑功能及测试

实验内容测试表格操 作1 2 3 4输入 输出

复位 cr 0 1

1 1

d X 1 1 1

时钟 clk X ↑ ↑ ↑

QAQBQCQD

5

1

1

↑

移位寄存器的逻辑功能及测试

实验内容思考题 用74LS194构成一个左循环移位寄存器，画出电路图并验证之； 用74LS194构成一个右循环移位寄存器，画出电路图并验证之； 用Verilog语言编写一个左移位寄存器，仿真验证；