数电实验讲义（修改）东华理工大学 - 图文(2)

实验二 组合逻辑电路的设计与化简

一、实验目的

1.掌握组合逻辑电路的设计与化简方法； 2.掌握用基本集成芯片设计组合电路的方法。

二、实验器材

1.数字电路学习机 2.集成芯片

74LS00 TC4011 74LS10 74LS86 3.导线若干

1台 1片 1片 1片 1片

四2输入TTL与非门 四2输入CMOS与非门 三3输入TTL与非门 四2输入异或门

三、预习要求

1.了解实验所需集成芯片的引脚功能； 2.复习组合逻辑电路设计与化简的方法； 3.完成各实验内容中的原理电路图。

四、实验内容及步骤

1.用最少的2输入与非门实现下列逻辑函数，画出逻辑电路图，并用实验验证。 F1（A，B，C，D）=∑m（0，1，2，3，4，5，10，11，14，15） F2（A，B，C，D）=ABC（AB+CD+AD） 2.设计一表决电路。 某三人参加会议，对某项提案进行表决，如果同意，就按下桌前的按钮，用逻辑“1”表示，如果不同意，就不按，用逻辑“0”表示。如果三人中有两人或两人以上同意，提案就通过，用逻辑“1”表示，否则就不通过，用逻辑“0”表示。试用74LS00、TC4011各一片实现上述功能。

3.设计一数据选择电路，要求为三选一，用74LS00、TC4011和74LS10各一片来实现。

4.利用74LS86设计四输入变量的奇偶校验电路，若输入“1”的个数为偶，则输出为“0”，否则为“1”。（集成芯片的引脚图见图2-1、图2-2）

- 6 -

14Vcc1312111098&&&GND3456712

图2-1 74LS10的引脚图 图2-2 74LS86的引脚图

五、实验报告要求与讨论

1.根据题目要求，写出化简过程，画出设计逻辑电路图。 2.说明实验过程中出现故障的原因及排除方法。

3.思考题：有同学用完好的74LS12（OC门）代替74LS10组装实验电路，发现无输出，试分析原因，74LS12引脚排列与74LS10相同。

- 7 -

实验三 译码器、数据选择器和加法器

一、实验目的

1.掌握中规模集成电路74LS138、74LS151和74LS283的逻辑功能及其测试方法； 2.掌握用中规模集成电路设计组合逻辑电路的方法。

二、实验器材

1.数字电路学习机 2.集成芯片

74LS138 74LS151 74LS283 74LS00 3.导线若干

1台 1片 1片 2片 2片

3线-8线译码器 8选1数据选择器 4位二进制超前进位全加器 四2输入TTL与非门

三、预习要求

1.了解74LS138、74LS151和74LS283的工作原理、引脚图、逻辑功能及使用方法； 2.复习用中规模集成电路设计组合逻辑电路的方法； 3.根据实验内容的要求画出原理电路图。

表3-1 74LS138功能表

输 入 使 能 选 择 输 出 G1 G2A G2B A B C Y0Y1Y2Y3Y4Y5Y6Y7 X H X X X X H H H H H H H H X X H X X X H H H H H H H H L X X X X X H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L

四、实验内容及步骤

1.译码器、数据选择器、加法器的逻辑功能测试 （1）译码器功能测试。

- 8 -

本实验采用的中规模集成电路74LS138是一个3线-8线译码器。其功能表如表3-1所示，其引脚见图3-1，按表3-1逐项测试74LS138的逻辑功能。

（2）数据选择器功能测试。

本实验采用的中规模集成电路74LS151是一个八选一数据选择器，其引脚图见图3-2所示，功能表如表3-2所示，按表3-2逐项测试74LS151的逻辑功能。

表3-2 74LS151功能表

输 入 输 出 选 择 选通 A B C × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S 1 0 0 0 0 0 0 0 0 Y W 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7

图3-1 74LS138的引脚图

图3-2 74LS151的引脚图 图3-3 74LS283的引脚图 （3）加法器的逻辑功能测试。

本实验采用的74LS283是四位超前进位全加器，A4A3A2A1和B4B3B2B1为两个四位二进制加数输入端，C0为低位进位输入，∑4∑3∑2∑1为和数输出，C4为总进位输出。其引脚图见图3-3。按表3-3所给的数进行测试，将结果填入表中。

表3-3 74LS283加法器逻辑功能测试

输 入 C0/C0′ A4 A3 A2 A1 B4 B3 B2 B1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 0 0 0 1 1 1 1 1 1 - 9 -

输 出 ∑4/∑4′∑3/∑3′∑2/∑2′∑1/∑1′ C4/C4′ 0/1

2.用译码器、数据选择器实现逻辑函数

（1）用74LS138实现下列函数，必要时可附加一片74LS00。

F（A，B，C）=∑m（1，2，3，4，5） （2）用74LS151实现下列函数。

F（A，B，C）=∑m(1，3，5，6，7) 3.设计BCD码加法器

用两片74LS283设计一BCD码加法器，必要时可附加2输入与非门。画出原理电路图，用实验验证，并记录实验结果。填入表3-4中，其中D13D12D11D10和D23D22D21D20为加法器的输入，D4为加法器的进位输出，D3D2D1D0为加法器的输出。

表3-4 BCD码加法器 D13D12D11D10 D23D22D21D20 D4D3D2D1D0 D13D12D11D10 D23D22D21D20 D4D3D2D1D0 000000 0 0 0 00011 0000111100 0011001100 0 1 0 1 0 1 0 1 0 1 000001 0 0 1 00011 0000111100 0011001100 0 1 0 1 0 1 0 1 0 1 五、实验报告要求与讨论 1.整理实验数据、图表并对实验结果进行分析讨论。 2.思考题：试设计一个四位二进制求补码的电路。

- 10 - …… 此处隐藏：1060字，全部文档内容请下载后查看。喜欢就下载吧 ……