《数字电路与逻辑设计》实验指导书

数电实验册

《数字电路与逻辑设计》实验指导书

主 编 杨 艺 审 核 刘 炜 校 对 杨 艺

北方民族大学电气信息工程学院

二○○八年九月

数电实验册

目 录

第一章 数字电路实验基本知识 3 第二章 实验项目 6

实验一 基本逻辑门逻辑实验 6 实验二 TTL集成逻辑门的电压传输特性测试 8 实验三 三态门实验 11 实验四 数据选择器和译码器 14 实验五 一位全加器的设计 19 实验六 组合逻辑电路中的冒险现象 22 实验七 触发器 24 实验八 简单时序逻辑电路的设计 29 实验九 计数器的设计 31 实验十 四相时钟分配器的设计 33 第三章 常用集成电路引脚排列 35

数电实验册

数字电路实验基本知识

一、数字集成电路封装 中、小规模数字lC中最常用的是TTL电路和CMOS电路。TTL 器件型号以74 （或54）作前缀，称为74 / 54系列，如74LS10、74F181、54S86等。中、小规模CMOS 数字集成电路主要是4XXX／45XX ( X代表0—9的数字）系列，高速CMOS电路HC (74HC系列），与TTL兼容的高速CMOS电路HCT (74HCT系列）。TTL电路与CMOS电路各有优缺点，TTL速度高，CMOS电路功耗小、电源范围大、抗干扰能力强。由于TTL在世界范围内应用极广，在数字电路教学实验中，我们主要使用TTL74系列电路作为实验用器件，采用单一＋5V 作为供电电源。

数字IC器件有多种封装形式。为了教学实验方便，实验中所用的74系列器件封装选用双列直插式。图l是双列直插封装的正面示意图。双列直插封装有以下特点：

图1 双列直插式封装图 图2 PLCC封装图

1. 从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。缺口左边的引脚号为 l , 引脚号按逆时针方向增加。图1中的数字表示引脚号。双列直插封装 IC 引脚数有 14、16 、20、24、28 等若干种。

2. 双列直插器件有两列引脚。引脚之间的间距是 2.54 毫米。两列引脚之间的距离有宽（15.24 毫米）、窄（7.62 毫米）两种。两列引脚之间的距离能够少做改变，引脚间距不能改变。将器件插入实验台上的插座中去或者从插座中拔出时要小心，不要将器件引脚弄弯或折断。

3.74系列器件一般左下角的最后一个引脚是GND，右上角的引脚是Vcc。例如，14引脚器件引脚7是GND，引脚14是Vcc；20引脚器件引脚10是CND，引脚20是Vcc。但也有一些例外，例如16引脚的双JK触发器74LS76，引脚13（不是引脚 8）是GND，引脚5（不是引脚 16）是Vcc。所以使用集成电路器件时要先看清它的引脚图，找对电源和地，避免因接线错误造成器件损坏。

数字电路综合实验中，使用的复杂可编程逻辑器件 MACH4—64/32（或者 ISP1O16）是44引脚的PLCC ( Plastic Leaded chip Carrier）封装，图2是封装正面图。器件上的小圆圈指示引脚1 ,引脚号按逆时针方向增加，引脚2在引脚1的左边，引脚44在引脚1的右边。MACH 4—64/32电源引脚号、地引脚号与ISP1O16不同，千万不要插错PLCC插座。插PLCC器件时，器件的左上角（缺角）要对准插座的左上角。拔PLCC器件应使用专门的起拔器。

数电实验册

若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

实验台上的接线采用自锁紧插头、插孔（插座）。使用自锁紧插头、插孔接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一拧则锁紧。拔出插头时，首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。不要使劲拔插头，以免损坏插头和连线 。

必须注意，不能带电插、拔器件。插、拔器件只能在关断＋5V电源的情况下进行。

二、TTL集成电路使用规则

1、接插集成块时，要认清定位标记，不得插反。

2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。

3、闲置输入端处理方法

(1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

(2) 直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。 4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。

5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1 KΩ。

三、数字电路测试及故障查找、排除

设计好一个数字电路后，要对其进行测试，以验证设计是否正确。测试过程中，发现问题要分析原因，找出故障所在，并解决它。数字电路实脸也遵循这些原则。

1. 数字电路测试

数字电路测试大体上分为静态测试和动态测试两部分。静态测试指的是，给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。数字电路设计好后，在实验台上连接成一个完整的线路。把线路的输入接电平开关输出，线路的输出接电平指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。静态测试是检查设计是否正确，接线是否无误的重要一步。

在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。有些数字电路只需进行静态测试即可，有些数字电路则必须进行动态测试。一般地说，时序电路应进行动态测试。

数电实验册

2. 数字电路的故障查找和排除

在数字电路实验中，出现问题是难免的。重要的是分析问题，找出出现问题的原因，从而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错误和测试方法不正确。在查找故障过程中，首先要熟悉经常发生的典型故障。

(1）器件故障

器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。不言而喻，器件失效肯定会引起工作不正常，这需要更换一个好器件。器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有时不易发现，需仔细检查。 判断器件失效的方法是用集成电路测试仪测试器件。 需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。测试器件的这些参数，须使用专门的 …… 此处隐藏：10368字，全部文档内容请下载后查看。喜欢就下载吧 ……