第六章 半导体存储器与接口

第六章

半导体存储器及其

接口

第6章 半导体存储器及其接口教学重点

芯片SRAM 2114和DRAM 4116 芯片EPROM 2764和EEPROM 2817A SRAM、EPROM与CPU的连接

6.1 半导体存储器概述

除采用磁、光原 理的辅存外，其 它存储器主要都 是采用半导体存 储器 本章介绍采用半 导体存储器及其 组成主存的方法

CPU

CACHE

主存(内存)

辅存(外存)

6.1.1 半导体存储器的分类

按制造工艺

双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 随机存取存储器RAM:可读可写、断电丢失 只读存储器ROM:正常只读、断电不丢失

按使用属性

详细分类，请看图示

图6.1 半导体存储器的分类静态RAM(SRAM) 随机存取存储器 (RAM) 半导体 存储器 动态RAM(DRAM)

非易失RAM(NVRAM)掩膜式ROM

一次性可编程ROM(PROM) 只读存储器 (ROM)紫外线擦除可编程ROM(EPROM) 电擦除可编程ROM(EEPROM)

详细展开，注意对比

读写存储器RAM组成单元 触发器 极间电容 速度 集成度 快 低 慢 高 应用 小容量系统 大容量系统

SRAM DRAM

NVRAM 带微型电池

慢

低

小容量非易失

只读存储器ROM

掩膜ROM:信息制作在芯片中，不可更改 PROM:允许一次编程，此后不可更改 EPROM:用紫外光擦除，擦除后可编程； 并允许用户多次擦除和编程 EEPROM(E2PROM):采用加电方法在 线进行擦除和编程，也可多次擦写 Flash Memory(闪存):能够快速擦写的 EEPROM,但只能按块(Block)擦除

6.1.2 半导体存储器芯片的结构读 数 址 址 写 据 存储器芯片的主要部分，用来存储信息 存储体 寄 译 电 寄 ② 地址译码电路 码 路 存 DB AB 存

①地 存储体 地

根据输入的地址编码来选中芯片内某个特 定的存储单元 选中存储芯片，控制读写操作OE WE CS

控制电路 ③ 片选和读写控制逻辑

① 存储体每个存储单元具有一个唯一的地址， 可存储1位(位片结构)或多位(字片 结构)二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量=2M×N 示例 =存储单元数×存储单元的位数 M:芯片的地址线根数 N:芯片的数据线根数

② 地址译码电路0 0 A5 A4 A3 A2 A1 A01 译 码 器 63 存储单元

7 双译码可简化芯片设计 64个单元 主要采用的译码结构 0 1

单译码结构 A2 行 A1 译 双译码结构 A 码0

164个单元

7

列译码

A3A4A5

单译码

双译码

③ 片选和读写控制逻辑

片选端CS*或CE*

有效时，可以对该芯片进行读写操作 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 控制写操作。有效时，数据进入芯片中 该控制端对应

系统的写控制线

输出OE*

写WE*

6.2 随机存取存储器静态RAM SRAM 2114 SRAM 6264 动态RAM DRAM 4116 DRAM 2164

6.2.1 静态RAM

SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵：

每个存储单元存放多位(4、8、16等) 每个存储单元具有一个地址

SRAM芯片2114

A6 A5 A4 A3 A0 A1 A2

1 2 3 4 5 6 7

18 17 16 15 14 13 12 11 10

Vcc A7

存储容量为1024×4 18个引脚：

A8A9 I/O1

10根地址线A9~A0 4根数据线I/O4~I/O1 片选CS* 读写WE*

I/O2I/O3 I/O4

CS*GND

89

WE*

功能

SRAM 2114的读周期

TA读取时间

TA

TRC

地址 从读取命令发出到数据稳定出现的时间

给出地址到数据出现在外部总线上 TCOCS

TRC读取周期

两次读取存储器所允许的最小时间间隔 数据 DOUT 有效地址维持的时间 TOHA

TCX

TODT

WE

SRAM 2114的写周期

地址

TW写入时间TAW

TWC

从写入命令发出到数据进入存储单元的时间 CS 写信号有效时间 TWR

TWC写入周期有效地址维持的时间DOUT

WE 两次写入存储器所允许的最小时间间隔 TDTW TDW TDH 数据 DIN

TW