第八章 触发器及时序逻辑电路

第八章

触发器及时序逻辑电路

组合电路与时序逻辑电路的区别 组合电路： 电路的输出 只与电路的输入有关，与电路原来的状态无关

时序逻辑电路：取决于该时刻电路的输入 由触发器保存 电路在某一给定时刻的输出

还取决于原来状态时序逻辑电路：组合电路 + 触发器 电路的状态与时间顺序有关

§8—1 §8—2 §8—3

触发器 常用的时序逻辑电路 数/模与模/数转换器

§8—1

触发器

组合电路： 不含记忆元件 、无反馈 、输出与原来状态无关

触发器： 能够存储一位二进制数码的基本单元电路。触发器的基本特点：(1)有两个稳定的工作状态，分别用“0”和“1”表示。 具有记忆功能 (2)在适当信号的作用下，两种稳定状态可以相互转换。 (3)输入信号消失后，能将获得的新状态保持下来。

本章重点：

触发器外部逻辑功能、触发方式。

一、RS触发器1. 基本RS触发器(1)电路组成与逻辑符号 两个输入端： 、 R D SD Q Q Q 两个输出端： Q、(Q和Q是互补状态)& &

两个稳定状态：

Q 0、 1时 触发器是“0”状 QSD

RD

基本RS触发器的逻辑电路

态 Q 1、 0时触发器是“1”状 Q 态 有两条反馈线：

(2)工作原理

当R D 0、 D 1时 S1

Q1

Q0

Q 0, Q 1触发器被“置0”0

&

&1

R D为直接复位端

RD

SD

当R D 1、 D 0时 S

Q0 0 &

Q1 1 & 0

Q 1, Q 0触发器被“置1”1

SD为直接置位端

RD

SD

Q11

Q00

当R D 1、 D 1时 S若触发器的原状态为 “0” 触发器保持原状态“0”不 变 若触发器的原状态为“1” 触发器保持原状态“1”不 变1

&

& 1

RD Q0 & 1

SD

Q11 &

1

RD

SD

当R D 0, SD 0时Q 1, Q 1

Q1 &

Q1 & 0

“不定”0

“不允许”

RD

SD

(3)逻辑功能Q1

Q0

Q0

Q1 输入 真值表 输出

& 0

& 1 置0

& 1

& 0 置1

RD0

SD1

Q

n

Q

n 1

功能置0

RD Q

SD

RD Q

SD1 01 0

0 1 0 1 0 1 0 1

0 0 1 1 0 1 × ×

置1保持 不定

Q

Q1 0

& 1

& 1 SD

& 0 RD

& 0 SD

RD

保持

不定

触发器在外加信号作用下，状 态发生了转换，称为“翻转”。 外加的信号称为“触发脉冲”。 RD、SD上加的非号“-” , 表示负脉冲触发，即低电平有 效；不加非号的，表示正脉冲 触发，即高电平有效。

Q

Q

Q端

Q端

R

S

RD

优点：电路简单，构成各种高性能触发器的基础。

SD

负脉冲触发

逻辑符号

缺点：(1)触发器的状态受输入信号直接控制。(2) 当R D 0, SD 0时 时状态不定。

触发器的基本特点：(1)触发器有两个互补的输出端 Q 与 Q ; 在外加信号作 (2)触发器具有0和1两个稳定状态； (3)触发器具有触发翻转的功能； (4)触发器具有记忆

能力。当 R D 1, SD 1 时触发器的状态由前一时刻的用下，状态发 生的转换

R D、 D S

端的信号所决定。因此一个触发器可以保存1位二进制数。

例8-1 根据图8-2所给出的 R D和SD端的输入波形，画出基本RS触发器 Q和Q 端的波形。设触发器的初始状态为“0” 解：RDSD

QQ

图8-2

2、同步RS触发器用同步信号去控制，该同步信号称为时钟脉冲 若多个触发器，同步动作，以取得系统的协调。

(1)电路组成与逻辑符号

Q

Q

基本RS触发器

异步置0端

G1RD

&

&

G2SD

异步置1端

G3

&

&

G4

R控制门

CP

S

同步RS触发器的逻辑电路 时钟脉冲

(2)逻辑功能Q

Q

当CP=1时，G3、G4被打开接收信号

G1RD

&

&

G2SD

当CP=0时，G3、G4被封锁 触发器的状态不受 输入信号的影响。

G3

&

&

G4

R触发器保持原状态

CP

S

同步RS触发器逻辑电路

同步RS触发器与基本RS触发器的主要区别：同步RS触发器状 态的变化与时钟脉冲同步

真值表 输入 CP 0 1 1 1 1 R × 0 1 0 1 S × 1 0 0 1 输出 功能 保持 置1 置0 保持 不定

Q n Q n 10 1 0 1

0 10 1 0 1 0 1

1 10 0 0 1 × ×

优点：CP=1期间接收信号 缺点：CP=1期间，R、S仍直接控制着 Q和Q

例8-2 根据图8-5所给出的时钟脉冲CP和R、S端的输入波形，画出同步RS触发器 Q和Q 端的波形。设触发器的初始 状态为“0”。 解：CP R S

1

2

3

QQ图8-5

二、其他类型触发器同步RS触发器存在的问题： 采用主从触发器、维持阻塞触发器和边沿 采用JK触发器、T触 当CP脉冲的高电平较宽时，触发器的状态就不是每输入一CP脉冲 触发器等，重点介绍 发器和D触发器等 翻转一次，出现所谓的“空翻”现象。 边沿触发器

触决“(1)空翻；(2)R=1,S=1时不定”两个问题的办法：

边沿触发器的特点：在时钟脉冲CP的上升沿或下降沿的瞬间触发，触发器的新状态取决 于该时刻输入信号的状态，而其他时刻触发器均保持原状态不变。

边沿触发器的分类： JK触发器、D触发器、T触发器。

1、JK触发器RD

R1J C1 1K

(1)逻辑符号J、K:输入端

下降沿触发Q 上升沿触发

J CP

KSD

Q

S

CP:时钟控制输入端

逻辑符号

R D和SD :异步置0、置1端(不受CP限制)Q、Q :输出端

(2)逻辑功能真值表 输入 J 0 0 1 1 K 0 1 0 1 输出

Q n 1 Qn0 1

保持

计数

Qn

特征方程：

Q n 1 J Q KQ nn

具有置0、置1、保持和计数功能