一个六西格玛项目中的容差设计案例

六西格玛应用实例

点击（2668） 评论（1） 类别（六西格玛） 发表于2006-10-11 12:55:09

注：本文主要介绍了一个六西格玛项目中的容差设计案例，原文从isixsigma的一篇文章翻译而来。

Six Sigma 项目中的容差设计

By

DPMO，即百万机会缺陷数是评估Six Sigman 项目，包括DMAIC和Six Sigmane 设计（DFSS）最常用的度量指标之一。这个度量方法是指产品中缺陷数占全部机会数的比例，并且机会数被标准化为百万机会。其中，缺陷是指未能满足产品或过程的规格标准或容差要求。

容差应该在产品（或过程）的开发阶段确定下来.，从而使产品（或过程）的装配组合更容易,并且能够以最小的调整实现它们应有的功能。合理的容差设计能够减小DPMO。而过紧的容差规格能确保实现功能要求，但会增加成本。过松的容差规格会带来低效的装配过程，为了达到要求不得不频繁返工。

容差的确定有两种：一种是传统的方法，依靠设计者的经验和感觉；另一种是依靠基于劣质成本的质量损失函数。质量损失函数法也被称为容差优化法。下面以一个隔圈放置的简单例子说明这两种方法的运用。

问题陈述

无线通讯PCB上的某些电子元件需要隔圈防护，并且防护隔圈必须放置在电子元件四周的金色线上，以免碰触或撞击元件。一旦碰到，将会干扰影响电子元件系统的功能。元件的防护效果取决于：

防护隔圈定位于底板的位置变差

元件与四周金线的最小间距

PCB底板本身的位置偏移

六西格玛应用实例

Figure 1: Modeling the Shield Gasket Issue

在上图中，A表示设计意图：防护隔圈恰好位于金线中间，未碰到基带元件。B表示PCB底板相对防护圈发生位置偏移的情况。C表示防护隔圈定位的波动与B情况同时发生。在

此例中，偏斜不被考虑。

模型中的术语： XC-GT ——基带元件与金线之间的间距；

XH-GT ——金线宽度的一半；

XH-SG ——防护隔圈宽度的一半；

DPCB-S——PCB底板的偏离位移；

DSG ——防护隔圈自身的偏离位移；

理想的隔圈与元件间的间距应是，电子元件与金线的间距加上金线宽度与隔圈宽度的差值的一半，即：

X = XC-GT + (XH-GT – XH-SG )

而隔圈位置的偏离等于PCB相对防护圈的偏离位移加上防护隔圈自身的偏离位移，即：

Deviation = DSG + DPCB-S

六西格玛应用实例

如果隔圈位置的偏离小于等于X，防护隔圈就不会碰到基带原件，假设 X = 0.5 mm，则Deviation可近似定为0.5 mm

传统方法：

传统方法对于容差的确定是计算一个代数和(线性形式).

Deviation = DSG + DPCB-S

这个方程是很多传统容差设计方法的一般表达式，包括平方和开根法（RSS），极差法，等等。当Deviation 和deltas用方差代替, 这个方程即转化为RSS方法。当 Deviation 和deltas用极差代替, 这个方程即转化为极差法。如果方程中各项的分布可以估计, 则可用Monte Carlo 仿真得到Deviation的统计量。

在反复实验的基础上，现在的容差设计按以下几步进行： 1. 在正常的生产条件下，某项容差将会分配到各个组成部分。在此例中，当隔圈定位

位置的容差 (DSG)定为0.3 mm ，则根据上述方程，PCB底板的位移容差 (DPCB-S) 应等于 (0.5-0.3) mm ，即 0.2 mm；

2. 如果这种累加满足合理可行的标准，则设计完成；

3. 否则，需要对容差的分配进行修改。例如，根据实际生产过程的变差， DSG 小于

0.3 mm，而 DPCB-S 大于0.2 mm；

4. 将各部分容差重新计算，然后累加；或是将总的容差重新分配到各个组成部分；

5. 如果这种累加满足标准，则完成容差的设计。

上述程序取决于设计者考虑了哪些制约零件设计尺寸的变差来源，例如 加工过程能力 (零件间的变差)，老化趋势/周期，客户使用或工作周期，外部操作环境，以及内部运行环境/与内部其他零件系统的相互作用。

损失函数法

运用田口损失函数，可计算得到各部分的容差，如下式所示(see, e.g., Tolerance Design: A Handbook for Developing Optimal Specifications by C. M. Creveling, 1997, pages 237-238 and 229-232):

隔圈定位位置偏移的容差：

六西格玛应用实例

PCB底板偏离位移的容差：

在上面公式中： DSG ——隔圈自身位置偏移的容差；

DPCB-S ——PCB底板偏离位移的容差；

DDeviation ——基带元件与PCB边线之间的最小间距；

LDeviation ——当元件与PCB边线之间的最小间距小于0.5mm时的损失；可能是安全

问 题；

LSG ——当隔圈自身偏离位移在置信区间（隔圈偏移目标值+/- Dg）之外时的

损失；

LPCB-S ——当PCB底板偏离位移在置信区间（PCB底板偏移目标值+/- Dg）之外

时的损失；

bSG ，bPCB-S ——DSG ，DPCB-S 分别对DDeviation的贡献率； 如果能够确定LDeviation, LSG, L PCB-S, bSG 和bPCB-S ，则可利用上述方程确定容差DSG 和DPCB-S。 LDeviation 可看作防护圈碰触到元件时带来的安全问题以及相应的劣质成本；LSG 为隔圈不合格及返工带来的劣质成本；LPCB-S 为返工带来的劣质成本。 bSG and bPCB-S可从生产或工程过程的历史数据中得到，如果找不到任何依据，可定为1。

如果缺乏历史数据来估计 bSG 和 bPCB-S，可通过基本的物理原理，或是利用实验设计的响应曲面来得出DSG 和 DPCB-S 对DDeviation 的贡献率。可应用田口容差设计法(see, e.g., Quality Engineering Using Robust Design by M. S. Phadke, 1989, pages 202-205) 估计贡献率，把DSG 和DPCB-S 看作影响 DDeviation 的可变因子，而DDeviation 即为响应变量，它的各个因子的系数估计值即可作为各自的贡献率。

六西格玛应用实例

这种方法是一种基于劣质成本的容差优化方法。它要求专业质量管理人员对制约产品设计尺寸的各部分变差来源有一个良好的理解。因此，这种方法鼓励产品开发和生产过程中的持续改善。

这两种容差设计方法可方便的可推广到n个组成部分的情况。