基于Verilog HDL的数字系统设计入门教程(CPLD篇)——第四天

CPLD,FPGA,Verilog,VHDL,数字系统,

      【线路人生】手把手系列入门教程   基于 Verilog HDL 的数字系统设计  入门教程（CPLD 篇）    第四天         Version 1.0                    Copyright ©  线路人生|Circuitry Life   

CPLD,FPGA,Verilog,VHDL,数字系统,

基于 Verilog HDL 的数字系统设计入门教程(CPLD 篇)——第四天  版本修订记录  Version  1.0        Author  zhiyuh  Data  2009‐8‐16  Description  First draft.   ~ 2 ~ 线路人生|Circuitry 

CPLD,FPGA,Verilog,VHDL,数字系统,

基于 Verilog HDL 的数字系统设计入门教程(CPLD 篇)——第四天 目录 1.  2.  3.  简介........................................................................................................................................... 4  实验环境  .................................................................................................................................. 4  . 实验一（按键消抖实验） ....................................................................................................... 5  3.1  按键消抖原理 ............................................................................................................... 5  3.2  实验要求 ....................................................................................................................... 5  3.3  实验目标 ....................................................................................................................... 5  3.4  原理分析和设计思路 ................................................................................................... 6  3.5  源代码  .......................................................................................................................... 6  . 3.6  实验步骤 ....................................................................................................................... 8  3.7  小结  ............................................................................................................................ 11  . 3.8  思考和练习 ................................................................................................................. 11  拨码开关（按钮）原理 ......................................................................................................... 11  4.1  轻触开关（按钮）介绍 ............................................................................................. 11  4.2  实验扩展板上的独立式轻触开关原理图 ................................................................. 12  实验二（拨码开关的使用） ................................................................................................. 13  5.1  实验要求 ..................................................................................................................... 13  5.2  实验目标 ..................................................................................................................... 13  5.3  源代码  ........................................................................................................................ 13  . 5.4  实验步骤 ..................................................................................................................... 14  5.5  小结  ............................................................................................................................ 15  . 5.6  练习  ............................................................................................................................ 15  . 后记......................................................................................................................................... 16  其它信息  ................................................................................................................................ 16  .4. 5. 6.  7.           ~ 3 ~ 线路人生|Circuitry 

CPLD,FPGA,Verilog,VHDL,数字系统,

基于 Verilog HDL 的数字系统设计入门教程(CPLD 篇)——第四天 1. 简介   希望通过今天的学习和实验，大家能掌握以下要点：  按键消抖原理及应用；  拨码开关的基本工作原理；  基于原理图、 源代码和使用 MegaWizard 定制宏模块进行联合设计输入的 Quartus II 设计方法；  学会利用 qsf 文件来锁定引脚和对项目进行设置。 2. 实验环境 （1） 本实验的软件实验环境为：  操作系统：Windows XP +SP3；  EDA 软件：Quartus II 9.0 SP2。  （2） 硬件实验环境：  [PN09‐03]MAX II CPLD  启蒙板（主芯片 EMP570T100C5N） ；  [PN09‐04]EDA/MCU 扩展实验板；  [PN09‐02]Altera USB Blaster。  （3） 硬件连接方式    1）将 EDA/MCU 扩展实验板上的 8 个 LED 与 CPLD 对应的 IO 连接起来：  使用 40 线的 排线将 MAX  II  CPLD 启蒙板上的插座 P1 与 EDA/MCU 扩展实验板上的插座 P1 相连（注意 1 脚要对应） 。    将 EDA/MCU 扩展实验板上的 4 个轻触开关与 CPLD 对应的 IO 连接起来： 使用 40 线的 排线将 MAX  II  CPLD 启蒙板上的插座 P2 与 EDA/MCU 扩展实验板上的插座 P3 相连（注意 1 脚要对应） 。    或采用杜邦线连接的方法，使两个板的插座 P1 的 33‐40 脚对应连接（编号相同） ，插座 P2 的 27‐30 脚对应连接，P1 或 P2 任意的电源和地对应连接。    2）第二部分拨码开关的实验需要连接的引脚：    将 EDA/MCU 扩展实验板上的拨码开关对应的四个脚与 CPL …… 此处隐藏：3500字，全部文档内容请下载后查看。喜欢就下载吧 ……