基于FPGA的恒虚警(CFAR)算法(6)

////输入信号

always@(posedge I_clk)

begin

if ((Index

begin

I_signal<=16'b0;

begin

I_signal<= SIGNAL_L[Index];

Index<=Index+1; end

end

Endmodule

Modelsim仿真结果如下图所示：

图3.1.1 modelsim仿真结果图

19

总结

CA-CFAR检测能够根据参考窗内的信号的特性,自适应调整检测门限,虚警概率较低，工程实现简单，在雷达信号处理中应用十分广泛。本文对恒虚警CFAR处理方法进行了介绍，着重讨论并设计实现了基于FPGA 的CA-CFAR算法，成功得到了CA-CFAR的仿真波形，通过CFAR处理，可以保持信号检测时的虚警率恒定，完成了实验目的，验证了设计方案的可行性。

20

致 谢

首先感谢这学期老师对我FPGA课程的悉心指导和帮助。对FPGA的学习，可以说是从零开始，但经过一个学期的学习，对FPGA的理论知识有了一定的了解。另外，通过本次实验设计，将理论运用于实践，熟悉了FPGA的设计流程，受益匪浅。这里在本报告完成之际，再次向表示衷心的感谢。

21

参考文献

[1] Verilog HDL 与FPGA开发设计及应用.李洪涛,朱晓华,顾陈. 北京.国防工业出版社.2012.12

[2] 雷达信号处理系统的设计和FPGA实现. 黄婷. 2007.6 [3] 基于FPGA的雷达信号处理系统设计.梁丽.2006.6 [4] 基于FPGA的多功能雷达信号处理器.闵俊红.2013.1

22