希洛·尤尔的基于VHDL的计程车计价器设计(7)

图2.2

方案二：采用单片机控制。利用单片机丰富的IO端口，及其控制的灵活性，实现基本的里程计价功能和价格调节、时钟显示功能。其原理如图2.3所示。

单片机方案有较大的活动空间，不但能实现所要求的功能而且能在很大的

- 12 -

重庆邮电大学本科毕业设计（论文）

程度上扩展功能，而且还可以方便的对系统进行升级。

缺点在于实现起来相对比较复杂，因此暂不考虑这种方法。

键盘控制 89S51 单片机 总金额显 示 单价 显示 AT24C02掉电存储 里程计算单元 串口显示驱动电路

图2.3

方案三：采用VHDL语言

VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。而且它还支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。VHDL采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。除此之外，采用VHDL耗费资源比较小，速度比较快，效率比较高，且易于共享和复用。

故综合以上几点我们选择VHDL语言来设计计程车计价器。

第四节 本章小结

本章主要阐述了我对于出租车计价器这个设计的基本的思路，以及参考多种方案并进行对比，最终选定采用VHDL语言进行设计。

- 13 -

重庆邮电大学本科毕业设计（论文）

第三章 基于VHDL的出租车计费系统的

实现

第一节 VHDL相关介绍

一、FPGA简介

现场可编程门阵列FPGA（FieldProgrammable Gate Array）是美国Xilinx公司于1984年首先开发的一种通用型用户可编程器件。FPGA既具有门阵列器件的高集成度和通用性，又有可编程逻辑器件用户可编程的灵活性。

FPGA由可编程逻辑单元阵列、布线资源和可编程的I／O单元阵列构成，一个FPGA包含丰富的逻辑门、寄存器和I／O资源。一片FPGA芯片就可以实现数百片甚至更多个标准数字集成电路所实现的系统。

FPGA的结构灵活，其逻辑单元、可编程内部连线和I／O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求。其速度快，功耗低，通用性强，特别适用于复杂系统的设计。使用FPGA还可以实现动态配置、在线系统重构（可以在系统运行的不同时刻，按需要改变电路的功能，使系统具备多种空间相关或时间相关的任务）及硬件软化、软件硬化等功能。

二、部分模块设计

FPGA部分可划分成两个模块，其中正弦波发生器模块又可细分成几个小模块。 ①锁存器设计

锁存器用来将单片机送来的频率数据锁存稳定在FPGA中，可以用片内的锁存器资源（或用触发器）来构成。 ②运算器设计

运算器是用来将频率数据转换成正弦波点与点之间的定时数据。该运算器实际上最终可转换成一除法器。该除法器描述如下：

—VECTOR（WIDTH— R－1 DOWNTO 0））；

- 14 -

重庆邮电大学本科毕业设计（论文）

END COMPONENT；

上述描述实际上是调用了Altera公司的参数化模块库（LPM）中的一个元件。元件描述后，只要在程序中用Generic map和port map语句映射该元件即可。所要注意的是，上述口信号remainder是numerator和denominator模运算的结果，所以应将remainder与denominator／2相比较，实际结果应在比较的基础上决定加1还是不加1。 ③定时器设计

定时器根据运算器传来的定时数据定时。它可以通过对基准时钟计数来实现，当定时时间一到，就触发波形的输出。

设计中采用了两个计数模块来同时计数，一个模块计数时钟的上边沿，而另一模块则计数时钟的下边沿。这样相当于使系统时钟频率提高了一倍，充分利用了系统资源。 ④波形输出

波形输出是当定时器满足定时要求触发后就输出此时的正弦值，多个点的触发输出就形成了一个正弦波。

为节省芯片资源，这部分求某时正弦值的功能不采用构造运算器来算出正弦值，而是利用查表结构。象Xilinx公司FPGA芯片则可以利用CLB块来配置RAM或直接利用Logiblox来生成。还有象Altera公司的Flex10k系列就用查找表结构（LUT）来构建片内ROM或RAM。在工程文件中创建RAM或ROM块以后，可以通过将各时刻的正弦值（以ASCII字符表示）写进MIF文件（初始化文件）中，从而存储在RAM或ROM块中。在定时器触发后生成该时的地址，通过查询该RAM或ROM块就可输出该时得正弦值。

第二节 系统框图及各功能模块的实现及主程序

一、程序流程图

- 15 -