希洛·尤尔的基于VHDL的计程车计价器设计(17)

时间缩放电路CT3.

如框图中所示，时间缩放电路含有4个输入端 J ，K ，L及F和一个输出端N，这个电路的函数根据表格2的意思（车费每2分钟的等待时间）是在J ， K和L分别供应单脉冲到输出端N时，提供单脉冲的输出N。时间缩放电路将类似于距离标量环路，但是有不同的行驶比率。它包括3个十进制计数器7490 ，2个3输入与门和一个5输入与门，1个2输入与门和一个3输入或门。

电路产生时钟脉冲的显示电路CT4

- 41 -

重庆邮电大学本科毕业设计（论文）

这条电路的作用根据电压电平在输入终端J、K或者L，分别供应1，2或者脉冲在每脉冲的输出终端R引起在任何终端N或M。无论输入端N或者M中的谁发送脉冲，都只有一个脉冲能被输出端P接收。如图8，它由一个反向计数器7493构成 ，其中一半是双JK主从触发器电路，型号为7476，包括三个变频器，三个2输入与门，一个3输入与门，1 2输入或门以及一个3输入或门。当脉冲引起在输入的终端N或M，触发器的输入Q上将产生高级电压。这个门信号将被连接到计数器的输入A并且连接到输出终端R。当第一，第二或第三个脉冲由涟波计数器开始计数，J,K,L端会分别根据电压的大小来使产生重置或者翻转来改变状态，然后Q端变为输出低电压。因此，1 KHz信号没有能力到达输出端R或是计数器的输入端A。为了确保电路的函数准确无误，当切换到新频道时，触发器要清零。对于功能选择开关旋转渠道的描述，稍后会以一个成功的5输入门函数来解释。

显示电路

如图2所示，该显示面板将包含三个4位数显示器，这样可以给出每个乘客应付车费的总和，一个六位数显示器可以给出出租车的总收入。一种可能的接线图的显示电路如图9所示。以顺时针方向旋转所选择的开关将提供相应的显示，这可以通过5伏电压来分别控制1，第2和3终端。对应的显示通过供应低级电压通过终端A、C和G，分别。保持终端D和H在低级状态下重置为零对应的显示分别通过终端B,D,H而改变低压状态，并准备好从对应的乘客那里计算出相应的计数款额，计数脉冲这三个显示器通过终端提供总额。计数器还将通过终端P为3个显示器提供脉冲只要这三个显示器中任意一个是正常的，那么总额将被显示出来。

时间和距离变化时车费的改变

在下面的部分，两种不同的方法使得时间和距离改变从而导致车费发生变化，有如下建议：首先是当以路程计价的费用低于以时间计费的费用时，采用时间计费。从此，一个简单的票价表（表2）显示当出租车移动速度小于50米/分时应该采用时间计费方式。一种可能的电路可以执行此开关行动如图10c，它包含一个转速限位开关和一个反转器以及两个2输入与门。接触的限位开关通常是封闭，只有当角速度超过50RMP的时候才会打开。第二个改变将中断连接到图10C的输入端，输出端Q连接速度的电路。在这种情况下，只要出租车的状态保持静止，那么计费开关就会处于关闭状态 。

功能选择旋转开关

功能选择开关旋转的电压应提供的该终端的旋转选择开关，以确保正常运

- 42 -

重庆邮电大学本科毕业设计（论文）

行的电子电路列于表3。每5个杆就有4个板连接着3个旋转选择开关，每个符合逻辑功能表3，是如图10所示答：旋转任何三个切换到完全顺时针方向将通过5个职位。功能的旋转选择开关可以说是从第一的位置通过直到达到最后的立场如下：

初始位置：在这个位置上的低电压电平适用于第一第二和第三终端，浙江断开来自三个中一个显示器的5伏特电压供应，设置三个显示器，乘客检测电路并与电路系统整合到较低的水平。终端D,H采用低电压，这是为了确保显示的总收入选项已被禁用。

步骤1：以顺时针方向旋转任何旋转选择开关一格将提供5伏特电压到相应的显示，提供一个高等级的电压终端1，2或3，这表明一名乘客已经进入了出租车。终端C，G应为高电平，以确保相应的显示仍然是笼罩。其他端口，如D，H端口保持不变。

步骤2：旋转旋转选择开关1，然后将在终端A，C或G上改变电压使其处于低电压状态， 并会产生相应的显示。终端1，2，3以及S上的电压状态保持不变。终端B，D和H应保持在较低水平，以确保当显示为无数据时相应的读出清除为零。

- 43 -

重庆邮电大学本科毕业设计（论文）

三、源程序代码

计费程序模块程序

library ieee;

use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity jifei is

port (clk,start,stop,pause,js:in std_logic; chefei,luc:out integer range 0 to 8000); end jifei;

architecture rtl of jifei is begin

process(clk,start,stop,pause,js) variable a,b:std_logic;

variable aa:integer range 0 to 100; variable chf,lc:integer range 0 to 8000; variable num:integer range 0 to 9; begin

if(clk'event and clk='1')then if(stop='0')then chf:=0; num:=0; b:='1'; aa:=0; lc:=0;

elsif(start='0')then b:='0'; chf:=700; lc:=0;

elsif(start='1' and js='1'and pause='1')then if(b='0')then num:=num+1; end if;

if(num=9)then lc:=lc+5; num:=0; aa:=aa+5; end if;

elsif(start='1'and js='0'and pause='1')then lc:=lc+1; aa:=aa+1;

- 44 -

重庆邮电大学本科毕业设计（论文）

end if;

if(aa>=100)then a:='1'; aa:=0; else a:='0'; end if;

if(lc<300)then null;

elsif(chf<2000 and a='1')then chf:=chf+220;

elsif(chf>=2000 and a='1')then chf:=chf+330; end if; end if;

chefei<=chf; luc<=lc; end process; end rtl;

十进制转换模块程序

library ieee;

use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity x is

port(daclk:in std_logic;

ascore,bscore:in integer range 0 to 8000;

age,ashi,abai,aqian,bge,bshi,bbai,bqian:out std_logic_vector(3 downto 0)); end x ;

architecture rtl of x is begin

process(daclk,ascore)

variable comb1:integer range 0 to 8000;

variable comb1a,comb1b,comb1c,comb1d:std_logic_vector(3 downto 0); begin

if(daclk'event and daclk='1')then if(comb1

if(comb1a=9 and comb1b=9 and comb1c=9)then comb1a:=\comb1b:=\comb1c:=\comb1d:=comb1d+1;

- 45 -