电子信息技术专业《数字电子技术实验讲义》(10)

表19-1

输入二进制码输出 十进输入二进制码输出 十进CP数 QD QC QB QA 制数 CP数 QD QC QB QA 制数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 2．计数周期分别为6、10、7、14的二进制计数器。

参照步骤1的方法，对以下计数器电路进行测试，并将QA、QB、QC和QD的逻辑状态填入相应的表格内。

图19-2 二---六进制计数器

49

表19-2

输入 CP数 0 1 2 3 4 5 十进 制数 二进制码 QD QC QB 图19-3 二---十进制计数器

表19-3

输入 CP数 0 1 2 十进 制数 QD 二进制码 QC QB QA 50

3 4 5 6 7 8 9

图19-4 二---七进制计数器

表19-4

输入 CP数 0 1 2 十进 制数 QC 二进制码 QB QA 51

3 4 5 6 图19-5 二---十四进制计数器

表19-5

输入二进制码输出 十进输入十进CP数 QD QC QB QA 制数 CP数 QD QC QB QA 制数 0 1 2 3 4 5 6

52

7 8 9 10 11 12 13 3．设计两个计数周期分别为9和15的二进制计数器。

利用74LS93四位二进制计数器，应用反馈归零法设计两个计数周期分别为9和15的计数器，画出逻辑图并作出真值表。

图19-6 二—九进制计数器

表19-6 二—九计数器真值表

图19-7 二—十五进制计数器

53