毕业论文再次修改版- 副本 - 图文(4)

图3.4 DCS系统通信分析

４、远端I/O模块通信需求

DCS控制系统中，系统需要建立信号的输入和输出通道这就是I/O口，而I/O模块上有一个或多个I/O通道，用来连接传感器和执行器。I/O模块与DCS控制站之间的通信方式有两种：RS484通信协议和现场总线方式。

RS485数据信号采用的是差分传输方式，且抗噪声干扰性号，且在传输线上接终端电阻。RS485可以采用二线与四线的方式，二线制可实现真正的多点双向通信，而采用四线连接时，则只能实现点对多的通信，总线上可多接到32个设备。RS485的数据最高传输速率可达10Mbps，最大的传输距离可达1200米。因为RS485接口组成是半双工网络，所以RS485接口均采用屏蔽双绞线传输。

图3.5DCS控制器RS485通信结构

现场总线具有实时性、互操作性、互换性、开放性、现场设备的智能化与功能自治性、经济性、安全和可靠的优点。因此，可以使控制系统的设计、安装、投运、正常生产运行和检修维护都得到优化。现场总线设备的智能化、数字化，与模拟信号相比，它从根本上提高了测量与控制的准确度，减少了传送误差。同时，由于系统的结构简化，设备与连线减少，现场仪表内部功能加强，减少了信号的往返传输，提高了系统的工作

第 15 页 （共41 页）

可靠性。另外，由于它的设备标准化和功能模块化，因而还具有设计简单，易于重构等优点。

第四章 基于FPGA的RS485电路硬件设计

１、RS485驱动芯片选型

MAX3088是一个用于RS485/422通信的高速收发器件，是一个半双工的通信收发器件，包含一个驱动器和一个接收器。这些器件具有失效保护电路，当接收器输入开路或短路，从而保证接收器输出逻辑高。意思就是如果所有终止总线发送器都禁用，那么接收器输出将会是逻辑高“1”。MAX3088的驱动器的摆率是没有限制的，使传输速度高达10Mbps的可能。所有的驱动器有一个1 / 8-unit-load达的输入阻抗，在总线上最多允许有256个这样的收发器。MAX3088的静态电流为375μA，引脚数为8个。图4.1为MAX3088硬件图和图4.2为MAX3088真值表。

图4.1MAX3088内部硬件图 图4.2MAX3088真值表

２、FPGA器件接口设计

对于CPU端的外围器件的选择，采用的是CS片选信号，它用来区别总线上的数据和地址由哪个芯片处理，一般是在划分地址空间时，由逻辑电路产生的，一般开路输入管脚呈现为高电平，因此片选信号绝大多数情况下是一个低电平。

由于LPC3250片选信号有限，因此采用EMC_nCS3片选线挂两个外围器件的方式，分别外接的是485和CAN，并根据不同的地址总线分别基地址。

因此，选用74HC00器件作为片选信号逻辑运算器件。74HC00为四组独立的2输入端与非门（正逻辑），其逻辑图如图4.3：

第 16 页 （共41 页）

图4.3 74HC00逻辑图（双列直插封装）

其中A1—A4和B1—B4为输入端，A-B间电压为5.5V，输入电压为5.5V，YI—Y4为输出端，Vcc电源电压为7V。其布尔运算为：

Y?A?B 或者：Y?A?B

图4.4 74HC00真值表

其片选连接方法如下图所示：

图4.5 LPC3250片选信号

由图可知片选信号EMC_nCS3第12号和第13号接口分别输入低电平通过该逻辑运算器后从11号输出高电平，并且作为4号接口输入高电平，而5号接口输入的是高电平那么6好接口输出低电平输出，也就是说CAN_nCS片选信号是低电平；1号接口

第 17 页 （共41 页）

输入的是高电平和2号接口输入高电平，那么3号接口输出的是低电平，所以E485_nCS片选信号为低电平。

SN74LVCC3245是一个拥有两个独立供电电源轨的8位正逻辑总线收发器。B口是被用来追踪VccB的，其接收电压范围在3V～5.5V之间，而A口则是被设计来追踪VccA的，其接收的电压范围为2.5V～3.6V之间。这种结构允许数字逻辑从供电电压在3.3V的系统环境转换到5.5V的系统环境，当然也可以从5.5V的系统环境转换到3.3V的系统环境。

SN74LVCC3245是应用于数字总线之间的异步通讯，这个设备的数据传递从A总线到B总线或者是从B总线到A总线的传递方向取决于方向控制引脚DIR上的逻辑电平。输出允许引脚OE可以被用来禁用某些器件，这样可以对总线有效隔离。SN74LVCC3245的工作环境温度为-40°C～85°C。SN74LVCC3245双向电平转换器有下列的特点：（1）双向电压转换；（2）A口输出电压的范围是2.3V到3.6V，B口的输出电压范围是3V到5.5V;(3)控制输入信号VIH/VIL逻辑电平参数VCCA的电压；Latch-Up性能超过250mA。下表4.1为SN74LVCC3245的逻辑真值表：

表4.1 SN74LVCC3245数据传递方向功能表

由上表可知当OE和DIR都为低电平时，其中OE和DIR都是由VCCA供电。数据是由B口传向A口；当OE为低电平和DIR为高电平时，数据是由A口传向B口；当OE为高电平时，器件将与外部总线隔离。485端的总线与CPU端总线连接如下图所示：

第 18 页 （共41 页）

图4.6 485端的总线与CPU端总线连接

由图4.5可知，E485_nCS的输入信号是低电平，则在图4.6中可得DIR和OE都为低电平，数据就是从B总线传向A总线。

FPGA器件采用的是Altera公司的CycloneⅡ系列的EP2C5Q208C8N,该芯片包含一个二维的行和列的基本构架来实现来自定义的逻辑。这个芯片最多可用I/O接口有158个。在该芯片上的每个I/O接口都有各自的编号,在硬件设计上需要自定义引脚接线意义。为了适应电压参考的I/O标准，该芯片I/O接口有两个个单独的VREF总线。EP2C5芯片一个有4608个逻辑单元，26个M4K RAM块，其中RAM总量为1119808，并且可以扩大外周设置。EP2C芯片与CPU端采用的是16位数据总线，4条地址总线A0-A3表示的是地址为0X00-0X0F。下图4.7为FPGA端地址数据线接口及引脚分配：

图4.7 FPGA端地址数据线接口及引脚分配

由图4.7可知，第86-89引脚通过外挂485分别于SN74LVCC3245的A1-A4连接，而102-103接口与SN74LVCC3245的B5和B6相连，进行读写和隔离总线作用；第56到76号引脚共16个数据总线与74LVCH162245连接。

74LVCH162245是一个16位收发器且具有3态总线兼容输出发送和接收方向，输

第 19 页 （共41 页）