通信原理教案-下册(8)

-cos?ct 。

⑶ 同相正交环（Costas环）

u3 u5 低通

u1 u7 VCO LPF ui

900移相

u2

u4 低通 u6

u1?cos(?ct?θe)u2?sin(?ct?θe) ui?m(t)cos?ct u3?Umm(t)?cos?e?cos?2?ct??e?? u4?Umm(t)?sin?e?sin?2?ct??e??

u6?Umm(t)sin?e u5?Umm(t)cos?e u7?Udsin2?e 此即为环路的鉴相特性

上式中，Um、Ud为乘法器引起的信号幅度变化，当VCO的固有振荡频率与2PSK的载频

非常接近且环路增益很高时，环路锁定后?e?0或?，u1(t)?cos?ct或?cos?ct。可见用同相正交环提取的载波也存在相位模糊现象。

环路锁定后，u5(t)?m(t)或-m(t)，考虑到噪声等因素，应对u5(t)进行抽样判决以再生数字基带信号。

从4PSK信号中提取相干载波的方法与2PSK相似，可用四次方变换，四次方环及四相Costas环。

用Costas环提取相干载波时，环路的工频率等于信号载频，用平方环或四次方环时电路工作频率等于信号载频的二倍或四倍。 二、载波同步系统的性能 1．同步误差

理想相干载波cos?ct与接收机输入信号载波同频同相。 实际相干载波为 cos??ct?????n(t)?

??为稳态相差，由固有频差（锁相环VCO的固有频率或振荡回路中心频率与载频之差）产生的。

θn(t)为随机相差、由噪声产生。 减小带通滤波器带宽（增大Q值），可减小随机相差、但增加稳态相差。减小环路自然谐振频率可减小随机相差，增大环路增益可减小稳态相差。 2．同步建立时间ts和同步保持时间tc

tc：载波同步器的输入信号丢失后，相干载波与输入信号载波之间的相位误差小于某一范围所持续的时间。

减小带通滤波器的Q值，可减小ts但tc也减小。

增大锁相环的自然谐振频率，可减小ts但tc也减小。

·109·

三、载波相位误差对解调性能的影响

1、 模拟通信 ⑴ DSB

m(t)cos?ct

BPF LPF +n(t)

cos(?ct+θ)

n(t)?nc(t)cos?ct?ns(t)sin?ct uo(t)?111m(t)cos??nc(t)cos??ns(t)sin? 222uo(t)

输出信号功率

s??122m(t)cos? 41112 输出噪声功率 N0?nc2(t)co2s??ns2(t)sin??nc2(t)

444 可见载波相位误差使解调输出信号功率减小但不改变噪声功率，即输出信噪比下降。同理

可证明，在AM相干解调中，载波相位误差也使输出信噪比下降。

⑵ SSB

设m(t)?cos?t，上边带信号为cos(?c??)t，则相干解调输出信号为

11mo(t)?cos?tcos??sin?tsin?，第一项与m(t)成正比，但相位误差使信号功率下降。

22第二项与原信号正交，使基带信号产生畸变且?越大畸变越大。

与DSB系统一样，相位误差并不改变SSB解调器的输出噪声功率，因此载波相位误差使SSB解调器的输出信噪比下降且信号畸变。 在VSB相干解调中也有上述现象发生。

2、 数字通信

显然，抽样判决器输入信噪比随载波相位误差变化的规律同模拟通信，故误码率增大。 2PSK系统误码率为

Pe?Q(2rcos?) 相干解调

2Ebnocos?) 最佳相干接收机

Pe?Q(11.3 位同步

一、 位同步方法

从理论上说，位同步的实现方法也可分为插入导频法和直接法，但实际工程中，一般采用直接法，直接法又可具体分为滤波法和锁相环法。

1. 滤波法

· ·110

滤波法位同步器原理方框图如下图所示。图中，r(t)为数字基带通信系统接收滤波器的输出信号，也可以是相干接收机或非相干接收机中低通滤波器的输出信号。r(t)中无离散谱fs(fs=RB)，必须进行波形转换。

波形变换器的输出信号ui(t)必须是单极性归零码，窄带带通滤波器将ui(t)中的频率等于码速率的离散谱提取出来。脉冲形成电路将正弦波信号uo(t)变为脉冲序列，再经移相处理后得到位同步信号cp(t)。cp(t)信号对准眼图的最佳抽样时刻。

波形变换器可由比较器、微分器及整流器构成。考虑到噪声的影响，波形变换器各单元输出波形示意图如下图所示。

若无码间串扰且无噪声，则ui(t)脉冲的上升沿与各码元的起始时间对齐，它的频谱中包含有位同步信号重复频率的离散谱成分，滤波、脉冲形成及移相后可得到较理想的位同步信号。

码间串扰和噪声使位同步器输出的位同步信号在一定范围内抖动。

信息码中的连1码或连0码也会造成位同步信号相位抖动。连1码或连0码个数越多，滤波器输出信号uo(t)的周期和幅度变化越大，位同步信号的相位抖动也越大。因此在基带传输系统中常采用HDB3码，在数字调制传输中常将信号源输出的数字基带信号进行扰码处理，以减少连1码和连0码的个数。

总之，波形变换器输出的单极性归零码的1码概率越大、波形变换器输入噪声功率越小、带通滤波器带宽越小，则用滤波法提取的位同步信号相位抖动越小。

在最佳接收机中，位同步器的输入信号就是接收机的输入信号，位同步器的构造方法视具体情况而定。

2. 锁相环法 (1) 模拟锁相环

模拟锁相环要求输入一个正弦信号或周期和幅度不恒定的准正弦信号。环路对此输入信号

·111·

可等效为一个带通滤波器，其品质因数Q=

fs，式中，fs为环路工作频率即位同步信号重复频BL率，BL为环路带宽。BL正比环路自然谐频率ωn。可以通过合理的环路设计，使环路的等效带通滤波器带宽小至几赫兹，从而使位同步信号相位抖动足够小。

(2) 模数混合锁相环(常用电荷泵锁相环)

环路中的PD是数字电路，LF是模拟电路，VCO的振荡频率可在控制电压的作用 下连续变化，其电路可以是模拟式的，也可以是数字式的。

PD要求输入周期的或准周期的TTL信号。 (3) 数字锁相环

数字锁相环由数字电路构成，也可由软件构成或某些部件由软件完成。

常见的数字锁相环位同步器原理方框图如下图所示(不包括数字环路滤波器DLF)。图中，N0次分频器、或门、扣除门和附加门一起构成数控振荡器(DCO)，此环路的基本原理是：相位比较器(鉴相器)输出的两个信号通过控制常开门和常闭门的状态，改变N0次分频器输出信号的周期(一次改变2π/N0)，使环路逐步达到锁定状态。

这种锁相环的同步建立时间比较长，当需要快速建立同步信号时，可用下面所示的快速捕捉数字锁相环。

fc=N0fS DPD ui uo PD DLF 量化器 分频器 ud NC位同步脉冲 Nd

由数字电路构成的鉴相器(PD)与量化器一起构成数字鉴相器(DPD)。PD的输出脉冲宽度可在(0,Ts)之间变化，Ts为码元宽度。量化器输出Nd为(0～N0)间的离散值。数字环路滤波器(DLF)对Nd进行处理，以减小信道噪声的影响。分频器的分频比等于Nc，Nc可为(0～N0)之间的任意值。当环路锁定时Nc=N0，分频器(DCO)输出信号相位不变。当环路失锁时，改变分频器的分频比，从而调整其输出信号的相位，使环路进入锁定状态。这种相位调整只需进行一次，就可使环路锁定，从而快速建立位同步信号。

· ·112

量化器及DLF可由软件完成，整个锁相环可放在一个可编程逻辑器件内。

数字锁相环的输入信号可以是单极性归零码，也可以是单极性非归零码，因为鉴相器是通过比较输入信号和反馈信号的上升沿来决定相位误差的大小，所以无 …… 此处隐藏：2301字，全部文档内容请下载后查看。喜欢就下载吧 ……