FPGA考前复习资料 - 图文(2)

可编程逻辑设计技术的发展趋： 硬件上：

?先进工艺 ?处理器内核 ?硬核和结构化ASIC

?低成本器件

软件上：

?高级设计语言 ?系统级仿真和优化 ?团队协同设计与模块化设计

常用的Altera 产品 高密度

?主流高端FPGA -------- Statix

?内嵌如高速串行收发器的FPGA ------- Statix GX ?新一带90nm高端FPGA ------- Statix II / Statix III

低成本

?主流低成本FPGA -------- Cyclone ?新一带90nm高端FPGA ------- Cyclone II

CPLD

?主流CPLD -------- MAX（32个到1024个宏单元）

?CPLD的革命------- MAX II（1,700）

早期

?FLEX10K

Max+Plus II 设计输入

原理图输入和符号编辑 硬件描述语言输入 波形设计输入

项目处理步骤--编译

1、消息处理器自动定位错误

2、逻辑综合与试配 3、设计规则检查 4、多器件划分

5、产生用于仿真的工业标准格式

6、生成编程文件

项目校验

用于检测设计的逻辑操作和内部时序

1、设计仿真 –功能仿真 –时序仿真 –多器件仿真 2、定时分析

器件编程

MAX+PlusII编程器使用编译器生成的编程文件(.pof/.sof)对Altera器件进行下载编程；

可用来进行器件编程、校验、检查、探测空白及功能测试。

编译您的项目

选择一个器件-管脚分配-选择一种全局逻辑综合方式-对MAX 器件进行多级综合-FLEX 器件的进位/级联链-设置定时要求-准备编译 时序仿真 定时分析

传播延迟分析 时序逻辑电路性能分析 建立和保持时间分析

器件编程

利用Altera 编程器对MAX 和EPROM 系列器件进行编程

通过JTAG 实现在系统编程的方法

设置在系统编程链

利用ByteBlaster配置FLEX系列器件

传统的数字系统设计方法 特点

?采用自下而上（Bottom Up）的设计方法

?采用通用型逻辑器件 ?搭积木式的方式

?在系统硬件设计的后期进行仿真和调试

?主要设计文件是电路原理图

缺点

? 效率低下——所有这一切，几乎都是手工完成！

? 设计周期很长； ? 容易出错；

? 芯片种类多，数量大，受市场的限制；

? 设计灵活性差； ? 产品体积大。

现代的数字系统设计方法

基于芯片——采用PLD，利用EDA开发工具，通过芯片设计来实现系统功能。 特点

通常采用自上而下（Top Down）的设计方法

采用可编程逻辑器件

在系统硬件设计的早期进行仿真

主要设计文件是用硬件描述语言编写的源程序

降低了硬件电路设计难度

传统设计方法vsEDA设计方法 传统设计方法

自底向上 手动设计 软硬件分离 原理图设计方式 系统功能固定 不易仿真 难测试修改 模块难移植共享 设计周期长

EDA设计方法

自顶向上 自动设计 打破软硬件屏障

原理图、HDL等设计方式 系统功能易改，可升级重构

易仿真

易测试修改（仿真，重构）

模块可移植共享 设计周期短

现代的数字系统设计流程

①建立项目

②输入设计电路（可采用不同方式）

③设计编译 ④设计仿真 ⑤设计下载

ByteBlaster并口下载电缆提供两种下载模式：

（1）被动串行模式（PS模式）；

（2）JTAG模式——具有工业标准的JTAG边界扫描测试电路

04

VHDL程序结构

1. 库（LIBRARY） 2. 包（PACKAGE） 3. 实体（ENTITY）

4. 结构体（RCHITECTURE） 5. 配置（CONFIGURATION）

VHDL基本要素

? VHDL基本数据类型。 ? VHDL的数据对象。 ? VHDL的运算符。

基本数据类型

Std_Logic的信号值及其定义