VHDL期末总结精辟

EDA-VHDL

一、名词解释 1、EDA:电子设计自动化 2、PLD:可编程器件；CPLD:复杂可编程器件；FPGA:现 场可编程门阵列 3、HDL:硬件描述语言；VHDL:超高速硬件描述语言 4、SOC:片上系统；SOPC:可编程片上系统 5、LPM:参数化模块库 6、ASIC:专用集成电路 7、IP:知识产权

二、EDA设计流程和设计方法1、设计输入。原理图，VHDL文本2、综合。

3、适配。4、仿真。功能仿真，时序仿真 5、编程下载。 6、硬件测试。 设计方法：自顶向下和自底向上

三、VHDL语言点1、设计实体：VHDL的每一个设计称为一个实体。一个设计实体通常包 括库和程序包说明，实体说明，结构体三个部分。 2、库和程序包说明： 库的定义：库是经编译后的数据集合，用于存放包集合定义，构造体 定义和配置定义等。引用库可以共享已编译并经过测试的设计。 库说明格式为：LIBRARY 库名； 常用的库有：IEEE库、STD库和WORK库。 在一个设计中说明某库后，还要进一步说明引用库中哪些内容。 USE 库名.程序包名.项目名； USE 库名.程序包名.ALL; 第一句是引用指定库中的特定程序包内所选定的项目。 第二句是引用指定库中特定程序包内的所有内容。

3、实体说明 实体说明主要用来定义实体与外部的连接关系。 实体说明格式为：ENTITY 实体名 IS [PORT (端口表);] END [ENTITY] [实体名]; 端口表指明实体的输入，输出信号及其模式。 端口说明格式为： PORT(端口名{,端口名}:方向 数据类型名； ……… 端口名{,端口名}:方向 数据类型名); 端口名为每个外部端口名称； 端口方向包括： (1)IN 输入，信号自端口输入，而不能输出； (2)OUT 输出，信号自端口输出，而不能输入； (3)INOUT 双向，可以输入也可以输出； (4)BUFFER 信号既能输出也可以由内部回读输出的信号(可以 反馈)。

4、构造体 构造体描述实体内部的结构和功能。 格式为： ARCHITECTURE 构造体名 OF 实体名 IS [定义语句]内部信号，常数，数据类型，函数等的定义； BEGIN [并行处理语句]; END [ARCHITECTURE] 构造体名 5、标识符 合法字符：26个大小写英文字母，数字0-9,下划线 规则：以英文字母开头；不能以下划线结尾；不能出现两条或两条以上 的连续的下划线；不能与关键字重复。 6、数据对象 常量：CONSTANT,便于程序阅读和修改，初始化后其值不能更改。 变量：VARIABLE,临时存放数据，局部性，赋值符为 := 信号：SIGNAL,相当于电气连线，全局性，赋值符为 <=

7、数据类型 位，位矢量，标准逻辑，标准逻辑矢量，整数，布尔逻辑 8、操作符(包括适用数据类型) (1)算术操作符：+,-,&(并置) (2)关系操作符：全部

(3)逻辑操作符： AND(与)、OR(或)、NOT(取反)、NAND(与非)、NOR(或非)、 XOR(异或)、XNOR(同或)四、VHDL语句 1、顺序语句 顺序赋值语句；IF语句；CASE语句；NULL空语句。 2、并行语句 并行信号赋值语句；进程语句；元件例化语句。

五、设计 1、多路选择器 2、半加器和全加器；硬件加法器；硬件减法器 3、D触发器；移位寄存器 4、计数器：十进制计数器，百进制计数器(异步/同步) 5、LED显示：静态方式，动态方式；七段译码器 6、键盘接口：矩阵键盘 7、LPM_ROM;查表方式硬件乘法器 8、移位相加硬件乘法器 9、硬件除法器