ARM 基于嵌入式系统 倒车雷达的设计(2)

时钟电路用于向CPU及其它电路提供工作时钟。需要两路时钟输入:一路是CPU工作时钟输入，另一路提供给实时时钟RTC电路。根据AT91RM92OO的最高工作频率以及PLL电路的工作方式,AT91RM92OO外部由18.4MHZ时钟输入，经内部PLL倍频到18OMHz，同时片内P比电路兼有信号放大和提纯的功能。因此系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。实时时钟RTC采用通用的 32.768KHz时钟输入。AT91RM92OO的工作时钟和实时时钟输入电路原理图如图2-5。

图2-5时钟输入电路原理图

2.2.5存储器电路设计

ARM920T内核提供了32位的地址总线，可以访问4G的线性地址空间，而S3C24lO的内部地址总线是3Obit(HADDR[29:O])，能够访问的最大外部地址空 间是1G，0x0000000O一0x3FFFFFFFF，可见S3C24lO仅利用了ARM920T的32位地址总线的低30位，并且是一一对应相连的。S3C2410将1G的外部地址空间分成了8个存储器组，每个组的大小为128M，其中6个用于ROM、SRAM等存储器，2个用于ROM、SRAM、SDRAM等存储器。基于芯片体积及成本的考虑，当53C2410对外寻址时，采用了部分译码的方式，即低位地址线用于外围存储器的片内寻址，而高位地址线用于外围存储器的片外寻址。由于每个存储器组的起始地址及空间大小固定，对于系统要访问的任意外部地址，53C2410可以方便地利用内部地址

ARM 基于嵌入式系统 倒车雷达的设计 论文

总线的高3位HADDR[29:27」来选择该地址属于哪一个存储器组(Bank)，从而激活相应的Bank选择信号，并且使用外部地址总线A「26:明来实现相应Bank的内部寻址，寻址范围为128M，从而使得其外围地址访问空间为1GB。S3C2410正是通过这种机制来完成外部地址空间的寻址全过程。

(l)SDRAM接口电路

SDRAM掉电之后数据会丢失，它的作用是用来存放系统处理的数据，本系统 选择了 Hynix公司的32M HY57V56x62OB SDRAM芯片，该芯片的内部存储共有4个Bank，每个Bank中有4M个半字(16Bit)。Bank地址可以通过BA「l:0]与地址总线的高位相连来确定，而每个Bank中的存储单元由行地址和列地址来唯一标识，该芯片通过行地址锁存引脚nRAS和列地址锁存引脚nCAS分别与53C2410的引脚nSRAS(SDRAM行地址选通信号)和nSCAS(SDRAM列地址选通信号)连接，从地址总线获得行地址和列地址。而且列地址的位数可以在BANKCONn(n=6，7)的中的SCAN—BANKCONn[l:O〕来配置，00=8一bit，01=9一bit，10=10一bit，其复位值为00，即sbit。nSCS为低电平，表示SDRAM被选中，并且地址线的BANK地址与相应的行地址同时发出，这个命令称之为“行有效”或“行激活” (RowAetive)。此时SDRAM将行地址锁存(nSRAM有效)，但还没有执行写命令(nWE为高电平)，因为没有列地址(nSCAS为高电平)，存储单元无法确定。经过Trcd(RAS至CAS延迟)后，SDRAM再次被选中(nSCS为低电平)，此时nSCAS为低电平，指示SDRAM此时地址线上的地址为列地址，同时nWE有效，写操作被执行。可见发送列地址寻址命令与具体的操作命令(是读还是写)，这两个命令也是同时发出的，所以一般都会以“读/写命令”来表示列寻址，相关的列地址被选中之后，将会触发数据传输。至此，53C2410对SDRAM的寻址就完成了。可见，53C2410将地址总线上的地址分成行地址和列地址并分开传输给SDRAM。基于上述的寻址机制，由BA[l:0]和12根地址线就可以寻址32M或更大的地址空间了。

根据系统需求，可构建16位或32位的SDRAM存储器系统，为充分发挥32 位C四的数据处理能力。大多数系统采用32位的SDRAM存储器系统，因此选用 两片并联构建32位的SDRAM存储器系统，共16MB的SDRAM空间，可满足嵌入式 操作系统及各种相对较复杂的功能运行要求。

两片并联构建32位的SDRAM存储器系统，其中一片为低16位，另一片为高 16位，可将两片HY57V64162OHG作为一个整体连接到AT91RM920O上。由于ARM 对应的每个存储单元只能对应一个字节而两片 HY57V641620HGC组成的存储空间是32位的，要把AT91RM9200的地址信号线依次错两位接到相应的SDRAM管脚处，空出最低两位地址线。具体的电路连接如下(图7)。

ARM 基于嵌入式系统 倒车雷达的设计 论文

图2-6 SDRAM电路原理图

(2)FLASH接口电路

FLASH存储器由于具有可重复编程以及高密度、低功耗等特点及芯片直接提 供有数据、地址、读、写和片选控制等信号引脚且与CPU相连十分方便，被广泛 地应用在各种嵌入式系统中。作为一种非易失性存储器，FLASH在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。本设计选用的是INI’EL公司生产的TE28F128J3A，用其存储bootloader(引导内核启动文件)、kernel(Linux内核文件)、ramdisk(虚拟磁盘文件)，便于我们进行操作。其特点为:TE28F128J3A的存储容量为16M字节，工作电压为3.3V，需单向

3.3V电压即可完成在线系统的编程与擦除操作，该存储器采用56脚TSOP封装形式，16位数据宽度。该芯片通过对内部的命令寄存器操作，写入标准的命令序列。并可对Flash进行编程(烧写)、整片擦除、按扇区擦除以及其他操作。

2.2.6超声波发生电路

超声波发送器包括超声波产生电路和超声波发射控制电路两个部分，超声波 探头(又称“超声波换能器”)选用CSB4OT，可采用软件发生法和硬件发生法产 生超声波。前者利用软件产生4OkHZ的超声波信号，通过输出引脚输入至驱动器， 经驱动器驱动后推动探头产生超声波。这种方法的特点是充分利用软件，灵活性 好，但需要设计一个驱动电流在100mA以上的驱动电路。第二种方法是利用超声 波专用发生电路或通用发生电路产生超声波信号，并直接驱动换能器产生超声 波。这种方法的优点是无须驱动电路，但缺乏灵活性。

（1）本设计采用第一种方法产生超声波，电路设计如图2-7所示。40kHz的超声波是利用555时基电路振荡产生的。其振荡频率计算式f=1.43/((R9+2*R10)*C5)。将R10设计为可调电阻的目的是为了调节信号频率，使之与换能器的40kHz固有频率一致。为保证555时基具有足够的驱动能力，宜采用 +l2v电源。CNT为超声波发射控制信号，由ARM进行控制。

ARM 基于嵌入式系统 倒车雷达的设计 论文

图2-7超声波发生电路

（2）超声波接收电路

超声波接收器包括超声波接收探头、信号放大电路及波形变换电路三部分。 超声波探头必须采用与发射探头对应的型号，关键是频率要一致，本设计采用 CSB4OR，否则将因无法产生共振而影响接收效果，甚至无法接收。由于经探头变换后的正弦波电信号非常弱，因此必须经放大电路放大。正弦波信号不能直接被ARM接收，必须进行波形变换。按照上面所讨论的原理，ARM需要的只是第一个回波的时刻。接收电路的设计可采用专用接收电路，也可采用通用电路来实现，如图2-8所示。

图2-8超声波接收电路

超声波在空气中传播时，其能量的衰减与距离成正比，即距离越近信号越强， 距离越远信号越弱，通常在lmV一lV之间。当然，不同接收探头的输出信号强度存在差异。由于输入信号的范围较大，对放大电路的增益提出了两个要求:一是放大增益要大，以适应小信号时的需要;二是放大增益要能变化，以适应信号变化范围大的需要。另外，由于输入信号为正弦波，因此必须将放大电路设计成交流放大电路。为减少负电源的使用，放大电路采用单电源供电，信号放大和变

ARM 基于嵌入式系统 倒车雷达的设计 论文

换采用了一片LM324 …… 此处隐藏：3047字，全部文档内容请下载后查看。喜欢就下载吧 ……