基于FPGA的USB接口读写设计

Ｖｏｌ．２３Ｎｏ．１

Ｊａｎｕａｒｙ２００６

文章编号：１６７１－７８７２（２００６）０１－００７６－０４安徽工业大学学报第２３卷第１期Ｊ．ｏｆＡｎｈｕｉＵｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙ２００６年１月

基于FPGA的USB接口读写设计

周芳

（南京航空航天大学信息科学与技术学院，江苏南京２１００１６）

摘要：介绍了一种用ＦＰＧＡ实现ＵＳＢ接口读写的设计方法。着重分析主循环，中断服务处理器和Ｄ１２命令接口等几个结构模块的设计。在ＸｉｌｉｎｘＩＳＥ软件平台上，验证了读写模块的ＶｅｒｉｌｏｇＨＤＬ语言代码。

关键词：ＵＳＢ；ＦＰＧＡ；ＰＤＩＵＳＢＤ１２；ＶｅｒｉｌｏｇＨＤＬ

中图分类号：ＴＮ４０２文献标识码：Ｂ

ＤｅｓｉｇｎｏｆＵＳＢＩｎｔｅｒｆａｃｅＲｅａｄ－ＷｒｉｔｅＢａｓｅｄｏｎＦＰＧＡ

ＺＨＯＵＦａｎｇ

（ＣｏｌｌｅｇｅｏｆＩｎｆｏｒｍａｔｉｏｎＳｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ，ＮａｎｊｉｎｇＵｎｉｖｅｒｓｉｔｙｏｆＡｅｒｏｎａｕｔｉｃｓ＆Ａｓｔｒｏｎａｕｔｉｃｓ，Ｎａｎｊｉｎｇ２１００１６，Ｃｈｉｎａ）

Ａｂｓｔｒａｃｔ：ＡｗａｙｔｏｄｅｓｉｇｎＵＳＢｉｎｔｅｒｆａｃｅＲｅａｄ－ＷｒｉｔｅｂａｓｅｄｏｎＦＰＧＡｉｓｉｎｔｒｏｄｕｃｅｄ．ＭａｉｎＬｏｏｐ，ＩｎｔｅｒｒｕｐｔＳｅｒｖｉｃｅＰｒｏｃｅｓｓｏｒａｎｄＤ１２ＣｏｍｍａｎｄＩｎｔｅｒｆａｃｅ，ｅｔｃａｒｅａｎａｌｙｚｅｄａｎｄｄｅｓｉｇｎｅｄ，ａｎｄｒｅａｌｉｚｅｄｂｙＶｅｒｉｌｏｇＨＤＬｉｎＸｉｌｉｎｘＩＳＥ．Ｋｅｙｗｏｒｄｓ：ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ；ＦＰＧＡ；ＰＤＩＵＳＢＤ１２；ＶｅｒｉｌｏｇＨＤＬ

引言

就是通用串行总线，是近年来应用在ＰＣ领域的新型接口技术。由于ＵＳＢ可以用ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）

简便有效的方法与多种类型的外设通信，导致了ＵＳＢ接口的设计和编程比较复杂。为了降低设计者的开发难度，使用专用的ＵＳＢ控制器已成为首选方案。

目前市场上供应的ＵＳＢ控制器主要有两种：一种是微控制器（ＭＣＵ）集成在芯片里面，如ＣＹＰＲＥＳＳ的ＥＺ－ＵＳＢ和ＳＩＥＭＥＮＳ的Ｃ５４１等；另一种就是纯粹的ＵＳＢ接口芯片，仅用来处理ＵＳＢ通信，由另一个外部ＭＣＵ管理ＵＳＢ控制器的寄存器、设备描述符的获取和数据包的交换等，ＵＳＢ控制器使用串行口或并行口与

（Ｉ２Ｃ接口）和ＰＤＩＵＳＢＤ１２（并行接口）等。文中所采用的ＭＣＵ连接。这类芯片主要有ＰＨＩＬＩＰＳ的ＰＤＩＵＳＢＤ１１

是ＰＨＩＬＩＰＳ公司的ＰＤＩＵＳＢＤ１２器件。

如今，计算机外围设备市场上使用ＵＳＢ接口的数码相机、扫描仪、Ｕ盘和鼠标等设备比较常见，这些设备均可采用外部ＭＣＵ加ＵＳＢ接口芯片的设计。如果设备的应用比较简单，那么ＭＣＵ所要处理的事务量不大，它的某些功能不一定能派上用场，这时完全可以考虑用现场可编程门阵列（ＦＰＧＡ）来取代微控制器，管理

设备描述符的获取和数据包的交换等。此外，由于ＦＰＧＡ能够满足低功率和可重配置ＵＳＢ控制器的寄存器、

逻辑解决方案的要求，在复用和可移植性方面，ＦＰＧＡ器件比ＭＣＵ具有更高的胜算把握［。１］

用ＦＰＧＡ实现ＵＳＢ接口的读写正是居于此思想来设计的，由ＵＳＢ设备控制器ＰＤＩＵＳＢＤ１２（以下简称Ｄ１２）和ＦＰＧＡ组合在一起，以实现与主机之间的数据通信。该方案实现的ＵＳＢ通信便于修改且易于实现，如果ＵＳＢ设备控制器部分是用ＩＰ核实现的，还可以与ＦＰＧＡ相结合，作为一个功能模块嵌入到ＳＯＣ中，可使不同情况最大限度地灵活设计片上系统。

收稿日期：２００５－０５－１０

作者简介：周芳（１９７９－），女，江苏南京人，硕士研究生，助教，研究方向为数字系统设计与计算机应用。

第１期周芳：基于ＦＰＧＡ的ＵＳＢ接口读写设计７７１系统结构原理

接口读写设计的重点是ＵＳＢ接口读写部

分，其设计思想主要是基于ＰＤＩＵＳＢＤ１２芯片

的应用［２］。

它通过与Ｄ１２芯片的通信，对主机传来的

数据进行处理，或者按照协议规定向主机发送

数据，实现与主机之间的ＵＳＢ通信。根据读写

模块所要实现的功能，可以将其划分为几个部

分：主循环；中断服务处理器ＩＳＰ（ｉｎｔｅｒｒｕｐｔ

ｓｅｒｖｉｃｅｐｒｏｃｅｓｓｏｒ）；Ｄ１２命令接口；标准请求处

（ｓｔａｎｄａｒｄｒｅｑｕｅｓｔｃｏｍｍａｎｄ

ｐｒｏｃｅｓｓｏｒ）和ＲＡＭ数据缓冲区，其结构框图如

图１所示。理器ＳＲＣＰ图１系统层次结构框图

２ＵＳＢ接口读写模块与ＰＤＩＵＳＢＤ１２的接口

ＰＤＩＵＳＢＤ１２采用通用并行接口实现与读写模块的通信，它们之间的接口主要有多路复用的８位地址／数据总线、地址锁存信号、中断信号、读写信号、片选信号和时钟信号［２］，如图２所示。

对于微控制器而言，Ｄ１２可以看成是一个有８

位数据总线和１位地址线的存储设备；ＡＬＥ是地址

锁存信号，在多路地址／数据复用总线中，ＡＬＥ下降

沿锁存地址信息；中断信号为低电平有效并且引脚

上接一个上拉电阻，Ｄ１２通过该信号通知读写模块图２Ｄ１２与读写模块之间的接口

需要进行和主机之间的数据处理；读写信号和片选信号均为低电平有效；时钟信号输出时钟的频率为４８ＭＨｚ／（Ｎ＋１），其中Ｎ的数值由Ｄ１２片内寄存器决定，范围从０到１１。读写模块可以通过设置该寄存器的数值来要求Ｄ１２输出相应的时钟频率，这里所要求的时钟频率是１２ＭＨｚ。此外，由于Ｄ１２是工作在多路复用地址／数据总线模式下，所以要求Ｄ１２的地址位Ａ０接固定高电平。

３读写模块的设计

３．１Ｄ１２命令接口

读写模块是通过对Ｄ１２输入一系列命令来完成和主机之间的数据传输，这些命令主要包括设置地址、设置工作模式、读中断寄存器、选择端点、端点应答、端点输入和端点输出等。Ｄ１２命令接口模块的功能就是实现这些命令，它处于整个读写模块的最低层，直接与Ｄ１２进行数据接口，所以该模块首先要能产生和ＭＣＵ一样的读写信号时序，其部分ＶｅｒｉｌｏｇＨＤＬ语言描述如下：

ａｓｓｉｇｎｍｃｕ＿ｄａｔａ＝ｗｒ？８＇ｈｚｚ：ｌａｍｃｕ＿ｄａｔａ；

ａｌｗａｙｓ＠（ｐｏｓｅｄｇｅａｌｅ）

ｌａｍｃｕ＿ｄａｔａ＜＝ａｄｄｒ；

ａｌｗａｙｓ＠（ｎｅｇｅｄｇｅａｌｅ）

ｌａｍｃｕ＿ｄａｔａ＜＝ｄａｔａ＿ｉｎ；

ａｌｗａｙｓ＠（ｎｅｇｅｄｇｅｒｄ）

ｄａｔａ＿ｏｕｔ＜＝ｍｃｕ＿ｄａｔａ；

ａｌｗａｙｓ＠（ｐｏｓｅｄｇｅｃｌｋｏｒｎｅｇｅｄｇｅｒｓｔ）

ｉｆ（！ｒｓｔ）ｓｔａｔｅ＜＝ＩＤＬＥ；

ｅｌｓｅｓｔａｔｅ＜＝ｎｅｘｔ＿ｓｔａｔｅ；／／数据总线为双向总线／／ａｌｅ上升沿锁定地址／／ａｌｅ下降沿关闭地址信息／／读指令／／设计一状态机产生读写指令的时序

７８

ａｌｗａｙｓ＠（ｐｏｓｅｄｇｅｃｌｋ）

ｂｅｇｉｎ

ｎｅｘｔ＿ｓｔａｔｅ＝ｓｔａｔｅ；安徽工业大学学报２００６年／／默认时不改变当前状态，状态机设计部 …… 此处隐藏：3702字，全部文档内容请下载后查看。喜欢就下载吧 ……