18Um 12GHz CMOS八分频电路设计

有用的

第2 9卷

第 8期

现代雷达Mo e n R d r d r a a

Vo. No. 1 29 8

20 07年 8月

Au u t2 0 g s 0 7

1 09

0 1 m 1 H MO . t 2G zC S八分频电路设计 8x赵旭昊，安凌凌，孟令琴(南京电子技术研究所，南京 2 0 1 ) 10 3【摘要】提出了一种基于高速锁存器的 C S高速分频器结构， MO阐述了其工作速度，工作范围，前后级级联电路设计。采用典型的 T MC0 1 m 18V工艺模型， S .8I/ .￣通过 A i n的 A S进行模拟验证， g et l D得到其最高工作速度为 1 H, 2G z工作范围为 3~1 H, 6~1 H 2G z在 2G z内，入灵敏度不小于 10mV,耗小于 2。输 0功 8mW

【关键词】 C S分频器； MO触发器；源级耦合逻辑电路；动态电阻中图分类号： N 7 T 72文献标识码： A

De in o sg fa 0.1 m 2 GH z CM O S 1 8 Fr q n y Di i r 8p 1 : e ue c vdeZHAO Xu— a AN n—i g, h o, Li g ln MENG n q n Lig— i

( aj gR sa hIstt o l t n s eh o g, N ni 10 3 C i ) N n n eer ntue f e r i cnl y i c i E coc T o aj g20 1, h a n n【 bt c】 Bsdo i pe t e, t c r o C Shg pe eu nyd i ri pe ne, n so r i A s at ae nahg sedlc r asut e f MO i s df qec id r et adi p an r i h ah r u 【 e h r ve s s d t e tgs e,p r t g r g,rq i me to i e e tsa e r e ci e .B e n sa d r S . 8 n 1 8 V MO rc s d l e p d o ai a e e u r n fdf rn tg sa e d s r d e n n e b s a d o tn ad T MC 0 1 / . C S po e smo e, t e d vc ssm ltd w t gln ot ae—AD .S muain s o sta h i u t a xmu w r p e f1 z n d i

c n h e ie i i u ae i a i t f r h e s w S i l t h w t e cr i h a ma i m ok s e d o 2 GH,a t a o h t c s w r o 3 GH o 1 z h i ut p r t g f q e c s6 GH 2 GH n e n u in l mpi d f< 1 0 mV。a d i o k f m z t 2 GH .T e cr i e ai r u n y i z t 1 z u d ri p ts a r c￣o n e o g a lu eo t 0 n t sp we isp to sls ha 8 mW . o rds iain i e st n 2

【 e od】C S￣ q ec idr fpfp S L dnmcl d K yw rs MO eunydv e; i—o; C; ya i o i l l a

文的设计基于 Wag的设计思想， n通过提高主分频电路的

0引言 分频电路广泛使用在光纤通信、无线通信和测试系 统等各种电路系统中。在高速通信系统中，速分频器高大都采用双极性硅、a sIP等工艺实现。随着 C S G A、n MO 工艺向深亚微米发展，功耗、其低高集成度、价位、低高性能的优势使 C S工艺 E益成为业界主流工艺，高 MO t提 CO M S工艺分频器的工作速度，为设计的一个热点。成 C S频电路主要有以下几种： MO分动态电路、耦源极合逻辑电路、aai的电路及 Wag2 Rzv… n _所设计的电路， 前三种电路各有优缺点，态电路通常采用单相时钟，干动抗扰能力较差，并且由于分布电容的存在，产生了电荷再分

工作速度，提高整体电路的工作速度。

1分频电路原理与设计11电路原理 .

通信系统中涉及的往往是一组频率为 2n倍数关系

的时钟信号，电路上可通过二分频单元的级联来实现。在图1是基本的二分频单元，由两个 D触发器组成，它触发

器电路的设计就成了分频电路工作性能的决定性因素。 随着 C S工艺向深亚微米发展，传统的 M S器件 MO使得 O

能够工作在更高的频率下，这就为采用 C O M S工艺设计高速电路提供了条件。

配问题，输出高电平下降，易造成逻辑混乱与错使容误。源极耦合逻辑电路是由双极型电路的 E L结构演 J C变而来，由于电路的摆幅比动

态电路要小，因而电路的工D

ck l

作速度得到提高。Rzv所设计的电路中， aai每一级的锁存器都产生了更强的正反馈，并且在主信号通路中有源器件数目减少，从而可以工作在更高的速度。因此，计在设电路时，应根据系统对电路的要求来确定电路形式，系在12电路设计 .图 1分频器基本单元

图 2是分频电路的拓扑结构。它由三级二分频电路组成。整个电路的工作速度取决于主分频器，就是第也

统要求较高的场合，往往选择上述电路形式的组合。本

收稿日期：070—2 2 0 -31

修订日期：0 7 71 20 -—5 0

有用的

l0 l

现代雷达

2 9卷

一

级的工作速度，因此如何提高主分频电路的工作速度

就成为了关键，选择合适的电路结构。主分频电路采需用 Wag的二分频单元， n后面两级是普通的源级耦合逻辑

分频电路。在进行主分频电路设计时，下考虑：有如传统的分频电路采用的静态恢复逻辑电路不能工作在较高的频率下，源级耦合场效应管逻辑电路和 R zv所设 aai计的电路由于所采用的负载电阻是恒定的，能进一步不减小时间常数 R影响了电路的工作速度。为了在速度 C,

与信号放大之间作折衷，如果在锁存时采用较大的负载电阻，在触发时采用较小的触发电阻，即动态电阻就可以解决这个问题。本文电路在 Wag的基础上做了进一步 n的改进，主分频电路所采用的锁存器结构如图 3所示。

图 4第一级输出缓冲结构

考虑到 P O M S管的导电粒子为空穴，的迁移率较它低，因而 P S管的寄生电容要比 N O MO M S管的寄生电容

要大，因此，减小 P O M S的寄生电容可以进一步提高电路的工作速度。当 M S O管处于导通状态时，电阻为其R=1 ( 一 ) () 1

式中：与 MO是 S管宽长比有关系的常数；T阈值电 V是

压。因此， O M S管的导通电阻与阈值电压成反比，小阈减图 2八分频电路的拓扑结构

值电压，同的电阻下，在相可以减小 M S管的尺寸，而 O从减小寄生电容，提高电路的工作速度。M S管的阈值电 O压可以表示为

V T=V】 y J 4一 s—J 2,I () _+ ( i ' 1 1 2F I i 4 ) 2 F 对 P S管来说

,<,通常情况下，>, MO 0在 0因此，阈值电压会增加，式 ( )以看出， P O从 2可当 M S管的衬底不接电源时，可使<,而减小阈值电压， 2= 0从当

时， M S的阈值电压最小，过这种方法，以进 PO管通可一

步提高电路的工作速度。第二级电路和第三级电路采度明显低于第一级，因此设计的重点是提高后两级的工

用源级耦合结构，考虑这两级电路时，由于它们的工作速图 3主分频器锁存单兀电路图

作灵敏度和工作范围。后两级所采用的锁存器结构如图 5所示，中 M1为电流源，其通过外部的偏置电压使其提供相对恒定的电流，负载电阻采用工作在饱和区的 P O MS

从图 3可以看到， M S管控制锁存器的工作， N O而顶部的两个 P O管只起动态电阻的作用。当锁存器处于 M S

触发状态时，M S电阻较小，了t l PO管减小 lN常数，￣当锁存器处于锁存状态时，M S管的电阻增大， PO有利于放大信

管来提供，使输出不需要缓冲就可以满足下一级的需

要 j 2和 I。MⅥ 3为两个 MO S管开关， c当 l k为高电平时， 2打开， M数据进入左边的对管，反之， c当 l k为低电平

号，从而提高 r电路的工作速度。为 _确保主分频器有 r较高的工作速度，同时也有较宽的：作范围， L要在这两个指标之间做折衷，因此在考虑触发管和锁存管的尺寸时，

时，2关断， 3打开， M M数据进行锁存和放大。

需要仔细通过仿真来决定。另外，了提高工作速度，为作为负载的管子尺寸不能太小，这就引发另外一个问题，导致分频器输出节点电容 …… 此处隐藏：4712字，全部文档内容请下载后查看。喜欢就下载吧 ……