基于EDA技术的QDPSK调制系统设计

※※※※※※※※※ ※※

2007级学生数字通信

※ ※ ※

※

原理课程设计

※※※※※※※※※

数字通信原理课程设计报告书

课题名称 基于EDA技术的QDPSK调制系统设计 姓 名 学 号 院 系 专 业 指导教师

物理与电信工程系

通信工程

2010年 1 月15日

一、

设计任务及要求：

设计任务：利用 EDA 技术设计通信电路硬件，对基带信号进行 QDPSK 调制，在接收端实现 QDPSK 信号解调。

要求： (1)要求能够熟练地用 EDA 技术进行数字基带信号的 QDPSK 调制与解调的硬件设计。 (2) 要求用 VHDL 语言设计 CPSK 调制、 CPSK 解调、 绝对码-相对码转换、 相对码-绝对码转换程序并以此产生相应的芯片，并运用所设计 芯片进行 DPSK 调制与解调仿真。

指导教师签名： 2010 年 1 月 15 日

二、指导教师评语：

指导教师签名： 2010 年 1 月 日

三、成绩

验收盖章2010 年 1 月 日

1

基于EDA技术的QDPSK调制系统设计

0712401-03 尹华标

（湖南城市学院物理与电信工程系通信工程专业,益阳,413000）

1 设计目的

（1） 通过本课程设计的开展，使学生能够掌握通信原理中数字信号的DPSK

调制和解调，并能用EDA技术进行硬件设计并进行仿真。

（2）使学生加深对所学的通信原理中数字调制知识的理解，培养学生专业素质；掌握通信电路的设计方法，能够进行设计简单的通信电路系统，培养学生对通信电路系统的调试和电路仿真的能力；通过专业课程设计掌握通信中分析简单通信系统的方法；培养学生严肃认真的工作作风和严谨的科学态度。

2 设计的主要内容和要求

（1）要求能够熟练地用EDA技术进行数字基带信号的QDPSK调制与解调的硬件设计。

（2）要求用VHDL语言设计CPSK调制、CPSK解调、绝对码-相对码转换、相对码－绝对码转换程序并以此产生相应的芯片，并运用所设计芯片进行QDPSK调制与解调仿真。

3 设计原理

数字信号对载波相位调制称为相移键控（即相位键控）PSK（ Phase－Shift Keying ）。数字相位调制（相位键控）是用数字基带信号控制载波的相位，使载波的相位发生跳变的一种调制方式。四进制相位键控用同一个载波的四种相位来代表数字信号。由于PSK系统抗噪声性能优于ASK和FSK，而且频带利用率较高，所以，在中、高速数字通信中被广泛采用。

数字调相（相位键控）常分为：（ 1）绝对调相，记为 CPSK；（ 2）相对调相，记为 DPSK。对于四进制的绝对调相记为QCPSK，相对调相记为QDPSK。 3.1 绝对调相（ CPSK ）

所谓绝对调相即CPSK，是利用载波的不同相位去直接传送数字信息的一种方式。对二进制CPSK，若用相位π代表“00”码，相位0代表“11”码，相位代 /2

表“01”码，相位代3 /2表“10”码，即规定数字基带信号为“00”码时，已调信号相对于载波的相位为π；数字基带信号为“11”码时，已调信号相对于载波相位为同相，即规定数字基带信号为“01”码时，已调信号相对于载波的相位为 /2；即规定数字基带信号为“10”码时，已调信号相对于载波的相位为3 /2。按此规定，2CPS K信号的数学表示式为

Acos(2

Acos(2

Acos(2

Acos(2

fct 0)1 )2

fct 0 )fct 0 fct 0

3 )2

u2cpsk

（3.1）

式中θ0为载波的初相位。受控载波在0、 、 /2、3 /2四个相位上变化。

关于CPSK波形的特点，必须强调的是：CPSK波形相位是相对于载波相位而言的。因此 画 CPSK波形时，必须先把载波画好，然后根据相位的规定，才能画出它的波形。 3.2 相对调相（DPSK）

相对调相（相对移相），即DPSK，也称为差分调相，这种方式用载波相位的相对变化来传送数字信号，即利用前后码之间载波相位的变化表示数字基带信号的。所谓相位变化又有向量差和相位差两种定义方法。向量差是指前一码元的终相位与本码元初相位比较，是否发生相位变化。而相位差是指前后两码元的初相位是否发生了变化。对同一个基带信号，按向量差和相位差画出的DPSK波形是不同的。例如在相位差法中，在绝对码出现“1”码时，DPSK的载波初相位即前后两码元的初相位相对改变π。出现“0”码时，DPSK的载波相位即前后两码元的初相位相对不变。在向量差法中，在绝对码出现“1”码时，DPSK的载波初相位相对前一码元的终相位改变π。出现“0”码时，DPSK的载波初相位相对前一码元的终相位连续不变。在画DPSK波形时，第一个码元波形的相位可任意假设。

由以上分析可以看出，绝对移相波形规律比较简单，而相对移相波形规律比较复杂。绝对移相是用已调载波的不同相位来代表基带信号的，在解调时，必须要先恢复载波，然后把载波与CPSK信号进行比较，才能恢复基带信号。由于接收端恢复载波常常要采用二分频电路，它存在相位模糊，即用二分频电路恢复的载波有时与发送载波同相，有时反相，而且还会出现随机跳变，这样就给绝对移

相信号的解调带来困难。。而相对移相，基带信号是由相邻两码元相位的变化来表示，它与载波相位无直接关系，即使采用同步解调，也不存在相位模糊问题，因此在实际设备中，相对移相得到了广泛运用。图3.1为系统框图。

图3.1 系统框图

4 硬件电路的设计

4.1 硬件电路的VHDL语言源程序设计

4.1.1 CPSK调制VHDL程序 --文件名：PL_CPSK

--功能：基于VHDL硬件描述语言，对基带信号进行调制

library ieee;

use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;

entity PL_CPSK is --实体部分 port( clk :in std_logic; --系统时钟 start :in std_logic; --开始调制信号 x :in std_logic_vector(1 downto 0); --基带信号

y :out std_logic_vector(1 downto 0)); --已调制输出信号 end PL_CPSK;

architecture behav of PL_CPSK is --结构体部分 signal q:std_logic_vector(1 downto 0); --2位计数器 signal f1,f2:std_logic_vector(1 downto 0); --载波信号

begin

process(clk) --此进程主要是产生两重载波信号f1，f2 begin

if clk'event and clk='1' then if start='0' then q<="00";

elsif q<="01" then f1<="11";f2<="00";q<=q+1; elsif q="10" then f1<="10";f2<="01";q<=q+1; elsif q="11"then f1<="00";f2<="11";q<="00"; else f1<="01";f2<="10";q<=q+1; end if; end if; end process;

process(clk,x) --此进程完成对基带信号x的调制 begin

if clk'event and clk='1' then if q(0)='1' then

if x="11" then y<=f1; --基带信号x为'11'时，输出信号y为f1 elsif x="10" then y<=not f1; --基带信号x为'10'时 …… 此处隐藏：5107字，全部文档内容请下载后查看。喜欢就下载吧 ……