2013计算机组成原理复习及部分答案(2)

C. 0~64KB D. 0~32KB

对原有题做了相关的答案解析

6. 双端口存储器所以能高速进行读写，是因为采用______。

A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件

7. 一个256KB的DRAM芯片，其地址线和数据线总和为

2^18*8 即为18+8

A．16 B．18 C．26 D．30

8. EPROM是指______。

A. 读写存储器 B. 只读存储器

C. 可编程的只读存储器 D. 光擦除可编程的只读存储器

9. 在主存和CPU之间增加cache存储器的目的是______。

A. 增加内存容量 B. 提高内存可靠性

C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度

10. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。

A. SRAM B. 闪速存储器 C. cache D.辅助存储器

11.下列各类存储器中，不采用随机存取方式的是（）。（不确定）

A. EPROM B. CD-ROM C. DRAM D. SRAM

12.主存储器速度的表示中，存取时间（Ta）和存取周期（Tc）的关系表述正确的是（）。

A. Ta > Tc B. Ta<Tc C. Ta = Tc

D. Ta > Tc或者Ta < Tc ，根据不同存取方式和存取对象而定

13.若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是（）。 16位=2B 数据传输率=2B/250ns

A. 4*106B/s B. 4MB/s C. 8*106B/s D. 8MB/s

14.某一SRAM芯片，其容量为1024*8位，除电源和接地线外，该芯片的引脚的最小数目为（）。

2^10*8 10+8+片选线+读写信号=20

A. 21 B. 22 C. 23 D. 24

15.DRAM的刷新是以（ ）为单位的。

A. 存储单元 B.行 C.列 D.存储字

16.下列有关RAM和ROM的叙述中，正确的是（）。

Ⅰ.RAM是易失性存储器，ROM是非易失型存储器

Ⅱ.RAM和ROM都是采用随机存取的方式进行信息访问

Ⅲ.RAM和ROM都可用做Cache

Ⅳ.RAM和ROM都需要刷新

A. 仅Ⅰ和Ⅱ B. 仅Ⅱ和Ⅲ

C. 仅Ⅰ和Ⅱ和Ⅲ D.仅Ⅱ和Ⅲ和Ⅳ

17.在存储器芯片中，地址译码采用双译码方式是为了（）。

A. 扩大寻址范围 B. 减少存储单元数目

C. 增加存储单元数目 D. 减少存储单元选通线数目

18.下列关于闪存（Flash Memory）的叙述中，错误的是（ ）。不确定

A. 信息可读可写，并且读、写速度一样

B.存储元由MOS管组成，是一种半导体存储器

C.掉电后信息不丢失，是一种非易失性存储器

D.采用随机访问方式，可替代计算机外部存储器

19.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（）。

对原有题做了相关的答案解析

64M=2^26

A. 22位 B. 23位 C. 25位 D. 26位

20.若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）。

内容空间大小 43FF-4000=3FF,大小为1024*16bit

存储芯片容量 （1024*16bit）/4=256*16bit=512*8bit

所以只有c符合

A. 512*16bit B. 256*8bit C. 256*16bit D. 1024*8bit

21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。

A. 5% B.9.5% C.50% D.95%

22. 闪速存储器能提供高性能、低功耗、高可靠性以及A.瞬时启动______能力，因此作为

B.固定盘______用于便携式电脑中。

23. 主存储器的性能指标主要是A.存储容量______、B.存取时间______、存储周期和存储器带宽。

24.CPU能直接访问A.cache______和B.主存______,但不能直接访问磁盘和光盘。

25.广泛使用的A.SRAM______和B.DRAM______都是半导体随机读写存储器，它们共同的缺点是C.断电后不能保存信息______。

26.什么是闪速存储器？它有哪些特点？

闪速存储器：

特点：大存储量、非易失性、低价格、可在线改写和高速度读等

27.存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期τ = 50ns。问该存储器的带宽是多少？

1ns=10^（-9）s

交叉方式信息总量是：

Q=64位*8=512位

交叉所需时间是：

t=T+（m-1）*τ=200ns+7*50ns=550ns=550*10^（-9）=5.5*10^（-7）s

交叉带宽：

W=Q/t=93*10^7[位/s]

28. 有一个1024K×32位的存储器，由128K×8位的DRAM构成。

问：

与31题同

（1）总共需要多少DRAM芯片

（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？

29.提高存储器速度可采用哪些措施，请说出至少五种措施。

采用cache、采用多体交叉存储器、采用高速器件、采用双端口存储器、采用相联存储器、加长存储器字长

30.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。

对原有题做了相关的答案解析

按大小来看，一共需要16块DRAM芯片，将每四块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根据储存容量除以数据宽度来确定）。将地址线的低14位作为全部DRAM芯片的地址，然后将高2位作为组片选信号，即选择各组输出的32位数据

31.用64K*1位的DRAM芯片构成256k*8位的存储器，假定芯片内部只有一个位平面。回大如下问题：

（1）计算所需芯片数

（256*8）/（64*1）=32

（2）采用异步刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？ 2ms/256=7.8us

（3）如采用集中刷新方式，存储器刷新一次需要用多少读/写周期？

最少用256个

第四章 指令系统

1.用于对某个存储器中操作数的寻址方式称为______寻址。

A. 直接 B. 间接

C. 寄存器直接 D. 寄存器间接

2.程序控制类指令的功能______。

A. 进行算术运算和逻辑运算

B. 进行主存和CPU之间的数据传送

C. 进行CPU和I/O设备之间的数据传送

D. 改变程序执行的顺序

3. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用______。

A．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式

对原有题做了相关的答案解析

4.指令系统中采用不同寻址方式的目的是（）。

A. 提供扩展操作码的可能并降低指令译码难度

B. 可缩短指令字长，扩大寻址空间，提高编程的灵活性

C. 实现程序控制

D. 三者都正确

5.某机器指令字长为16位，主存按字节编址，取指令时，每取一个字节PC自动加1。当前指令地址为2000H，指令内容为相对寻址的无条件转移指令，指令中的形式地址为40H。那么取指令后及指令执行后PC内容为（）。

转移指令中 PC=2字节

2000H+PC