第四章数字逻辑

数值逻辑

第4章 集成触发器

4.1.1 基本R-S触发器的组成与符号

与非门组成的电路如图4-1(a)所示，图4-1（b）是它的符号。

图4-1

基本R-S触发器

它由两个与非门交叉组合构成。S和R是信号输入端，字母上的反号表示低电平有效（逻辑符号中用小圈表示）。它有两个输出端Q与Q，正常情况下，这两个输出端信号必须互补，否则会出现逻辑错误。

通常规定Q端的状态决定触发器的状态。即Q=1（Q=0）称触发器为1状态，简称1态；

Q=0（Q=1）称触发器为0状态，简称0态。

4.1.2 基本R-S触发器工作过程

设原状态用Qn表示，新状态用Qn+1表示，因为基本触发器有两个输入信号，因此有四种不同的组合作为输入，下面分别讨论：

1．R=S=1

（1）状态Qn=0（Qn=1）：

当R=S=1输入时，Qn=0把B门封锁，使Qn+1=1；而Qn=1和S=1作A门输入，使A门打开输出为0，即Qn+1=0。

（2）设原状态Qn=1（Qn=0）：

当R=S=1输入时，Qn=0把A门封锁，使Qn+1=1；而Qn+1和R=1使B门输出为0，即Qn+1=1。

数值逻辑

综上所述可知：在R=S=1作用下，新状态总是和原状态保持一致。这种触发器逻辑功能称为保持功能，记作

Qn

R S 1作用

Qn 1 Qn

保持

2．R=1，S=0

（1）设原状态Qn=0（Qn=1）：

在R=1，S=0作用下，S=0仍把A门封锁，输出Qn+1=1，Qn+1=1和R=1作用使B 门输出Qn+1=0。

（2）设原状态Qn=1（Qn=0）：

在R=1，S=0作用下，S=0仍把A门封锁，输出Qn+1=1，Qn+1=0。

综上所述，无论原状态如何，只要在R=1，S=0输入下，新的状态都变成1态 ，这种逻辑称为置1功能，记作：

Qn

R 1,S 0作用

Qn 1 1

置1

3．R=0，S=1

由于电路的对称性，与R=1，S=0这种输入分析相反，无论原状态是1还是0，在

R=0，S=1作用下，新状态变为0态，这种功能称为置0功能，记作

R 0,S 1作用QnQn 1 0

置0

4．R=0，S=0

当R=S=0输入下，A门、B门均被封锁，Qn+1和Qn+1均置成1，破坏了正常的互

补逻辑关系。尤其是当S和R同时由0跳到1时，输出状态到底1态还是0态就不能确定，因此这种输入情况是不允许出现的。 4.1.3 功能总结

以上分析了基本R-S触发器工作过程，现总结如下： 1．真值表及简明真值表

态真值表是反映在输入信号作用下输出状态如何改变的一种表格。基本R-S触发器 状态真值表如表4-1所示。

表4-1基本R-S状态真值表 表4-2基本R-S触发器简明真值表

数值逻辑

表中的“－”表示状态不定，有时把表4-1改写成简明真值表，如表4-2所示。 2． 特征方程

特征方程是表4-1的数学表达方式，考虑R=S=0输入时会带来输出状态不定的影响，故由表4-1写出Qn+1表达式时，应该严禁这种输入。即：

Q

n+1=S+RQn

S+R =1 3．

如果要求从一种状态到另外一种状态，那么应该有什么样的输入组合才能做到呢？激励表（图）解决了这个问题，基本R-S触发器激励表如表4-3所示，图4-2所示的是直观的激励图。

图4-2 基本R-S触发器激励图

4． 时序图

时序图是用高低电平反映触发器的逻辑功能的波形图，它比较直观，而且可用示波器验证。图4-3列出了基本R-S触发器的时序图。从图中可以看出，当R=S=0时，Q与Q功能紊乱，但电平仍然存在；当R和S同时由0跳到1时，状态出现不定。

图4-3 基本R-S触发器时序图

4．2 同步RS触发器的电路结构与动作特点 4.2.1 钟控R-S触发器结构及符号

数值逻辑

4.2.2 钟控R-S触发器工作过程

1．CP=0

当CP=0，导引门关闭，输入信号R、S不能通过导引门，导引门输出均为1，由基本R-S触发器原理可知，输出应保持原状态，即

Qn+1= Qn

2．CP=1

当CP=1时，由图4-4（a）知道，SD=S，RD=R，触发器的状态将随输入S，R而改变。由于钟控R-S触发器与基本R-S触发器的输入端信号对应相反，所以它们逻辑功能必定相反。

① R=S=0：

Qn

R S 0

Qn+1= Qn

保持

S 0,R 1

Qn+1= 0

置0S 1,R 0

Qn+1= 1

置1R S 1

Qn+1= －

② R=1，S=0： Qn

③ R=0，S=1： Qn

④ R=S=1： Qn

4.2.3 功能总结

1．状态真值表及简明真值表

钟控R-S触发器的状态真值表如表4-4所示，表4-5是其简明真值表。

表4-5 简明真值表

数值逻辑

2．特征方程

由表4-4求出钟控R-S触发器特征方程。考虑R=S=1输入时，会带来输出状态紊乱，故应该严禁这种输入，即：

Qn+1=S+RQn

·

R=0

（约束条件）

3．激励表及激励图

钟控R-S触发器的激励表如表4-6所示，激励图如图4-5所示。

表4-6 钟控R-S激励表

图4-5 激励图

4．时序图

钟控R-S触发器的时序图如图4-6所示。

图4-6 钟控R-S触发器时序图

4.2.4 空翻问题

在一个CP中，触发器的输出状态连续翻转两次或两次以上，这种现象称空翻。如图4-7所示是钟控R-S触发器发生空翻的过程。很显然，空翻的结果使CP的控制作用失去了意义。为了避免空翻现象，又要使触发器可靠翻转，对CP=1的宽度要求极为严格，这在电路上实现起来比较困难，为此要加以改进。

右图为4-7 空翻现象

数值逻辑

4.3 主从触发器 4.3.1 主从的概念

主从触发器是克服空翻现象的一种电路，它的示意图如图4-8所示。主触发器接收外加信号，它的输出作为从触发器的输入，而从触发器的输出则作为整个触发器的最终输出。主从触发器均是钟控触发器，因此它们工作与否取决于CP信号。

图4-8 主从触发器示意图

当CP由0跳变到1期间，打开主触发器的导引门，同时关闭从触发器导引门。主触发器接收外加信号，它的输出只能在从触发器门口等待。由于从触发器此时被关闭，故输出没有变化。

当CP由1跳变到0 期间，关闭主触发器的导引门，拒绝接收外加信号，主触发器的输出不变。但此时从触发器的导引门却被打开，原等在门口的信号（主触发器的输出）确定了从触发器的输出，即整个触发器输出状态只在CP的下降沿时才能确定。

综上所述，在一个完整的CP作用下，整个触发器状态只翻转了一次，克服了空翻现象。 4.3.2 主从R-S触发器 1、电路组成

图4-9（a）所示电路是由两个钟控R-S触发器和一个非门组成的主从R-S触发器，其中5～8与非门组成了主触发器，1～4与非门组成了从触发器，CP信号除直接加到主触发器外，还经过9非门反相后加到从触发器。图4-9（b）是主从R-S触发器逻辑符号，符号中CP端小圈的含义表示下降沿触发。

图4-9 主从R-S触发器

2.工作过程

（1）当CP由0跳变到1时（CP=1），CP=0，打开主触发器导引门，7门、8门接收输入信号，主触发器输出信号。

数值逻辑

Q

n 1n

=S+RQ mm

R·S=0

（2）CP由1跳回0时（CP=0），CP=1，主触发器关闭，从触发器打开，开始接收 在CP=1期间等待在从触发器门口的信号，从而更新了从触发器的状态，即有

Qn+1=S+RQn

S·R=0

主从R-S触发器的状态真值表、简明真值表、特征方程与激励表（图）与 …… 此处隐藏：5407字，全部文档内容请下载后查看。喜欢就下载吧 ……