南理工 电工电子综合实验报告 优秀

电工电子综合试验（Ⅱ）

——数字计时器

2013.9.17

目录

一、 实验内容及要求 3 二、 基本电路原理 3 2.1时钟信号发生电路 4 2.2计时电路 4 2.3译码显示电路 4 2.4报时电路 4 2.5校分电路 4 2.6清零电路 5 三、实验选用元器件 5

3.1NE555集成电路 5 3.2 CD4040分频器 8 3.3 CD4511译码器 9 3.4 CD4518计数器 12 3.5 74LS74 14 3.6 74LS00 17 3.7 74LS20 17 3.8 74LS21 17 3.9 七段数码管 18 3.10 电阻 18 3.11 电容 18 四、分部电路设计 18

4.1脉冲发生电路 18 4.2计时电路 19 4.3译码显示电路 21 4.4报时电路 22 4.5校分电路 23 4.6清零电路 24 五：实验总结与体会 25 六：参考文献 27 七、附录 28

引脚接线总图 28 逻辑原理总图 29

数字计时器

一、 实验内容及要求

设计内容简介：

进行小型数字系统设计，要求设计一个数字计时器，完成0分00秒~59分59秒的计时功能，并具有开机清零、分钟校分、整点报时功能。

设计要求：

1、四位BCD码译码显示电路

2、秒脉冲发生器电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器的脉冲信号。

3、六十进制计数器电路 4、整点报时电路（设计要求：59分53秒、59分55秒、59分57秒报时低频声，59分59秒报时高频声） 5、校分、清零电路(设计要求：校分电路要防抖动，清零电路任意状态可以清零) 6、连接1至5各项设计电路实现一小时整点报时的电子计时器电路

总体设计要求： （1）设计正确 （2）布局合理 （3）排线整齐 （4）功能齐全

二、基本电路原理

电子计时器由计时电路、译码显示电路、脉冲发生电路、报时电路、校分电路、清零电路这六个部分组成的，其中校分电路、清零电路和报时电路为控制电路部分。

具体的原理框图如下：

下面对计时器的工作原理按其组成进行简单说明：

2.1 脉冲发生电路

脉冲发生电路是为计时器提供计数脉冲的，因为是计时器，所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。

2.2计时电路

计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。60秒向分位进一位，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新清零计数。

2.3译码显示电路

译码器可以采用CD4511通过150Ω电阻来驱动共阴极显示器。将分和秒的个位、十位分别在七段数码显示器上显示出来。

2.4报时电路

电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音，且要求59分53秒、59分55秒、59分57秒为低音，59分59秒为高音，即为“嘀”、“嘀”、“嘀”、 “嗒”实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。

2.5校分电路

电路中存在一个校风开关，当开关打到高电位“正常”档时，计数器正常计数；当开关打到低电位“校分”档时，分计数器进行快速校分，分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分。

而秒计

数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。

2.6清零电路

电路中存在一个清零开关，当开关打到高电位“正常”档时，电路正常进行计数。当开关打到低电位“清零”档时，在任何时刻，都可以进行计数器的清零。

二、 实验选用元器件

选用器材 元件数量

CD4040 1 CD4518 2 CD4511 4 NE555 1 74LS00 3 74LS20 1 74LS21 2 74LS74 1

0.047μF电容 1 1kΩ电阻 1 3KΩ电阻 1

150Ω电阻 4

数码管 4 蜂鸣器 1 开关 2

3.1NE555集成电路

NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，构成时钟发生器，是整个电路的核心。其内部结构如下图所示。

其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7位放电端，引脚8为电源。

NE555外观图如下：

NE555内部结构图如下：

NE555引脚图如下

:

NE555

功能表如下：

当将NE555连结成如下图所示的自激多谐振荡电路时，输出端为周期矩形波。

输出矩形波周期：

tp1＝τcln3＝1.1RC tp2 ＝τfdln2≈0.7R2C

T＝tp1＋tp2＝0.7（R1＋2R2）C

将图中电阻和电容的数值代入上式，可得T=0.228ms，即。在经过CD4040的分频之后，即可得到频率大约为1Hz的时钟信号。

3.2 CD4040分频器

CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。

CD4040外观图如下：

CD4040内部结构如下图所示：

CD4040引脚图如下：

其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12

为输出端，其输出信号频率分别为输入信号频率的21~212Hz。

将图2.3所示电路的输出端接至CD4040的输入端，则可以在Q12输出端得到频率大致为1Hz的方波信号。可以利用其为电子钟的计时信号。另外，在Q11、Q3、Q2三个输出端得到频率大致为2Hz、500Hz和1kHz的信号，这三个信号在后面介绍的电路中还要用到。

3.3 CD4511译码器

CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。

CD4511 外观如下所示。

CD4511 内部结构如下所示。

CD4511引脚图如下：

CD4511

功能表如下：

根据CD4511的逻辑功能表可知，当LT BI输入为1而输入为0时其7个输出端分别输出一定的信号。只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。然而实际上我们需要在每个CD4511的阴极和地直接接入一个阻值为150Ω的电阻以防电流过大使数码管烧毁。显示部分电路如图2.11所示。

图2.11 显示部分电路

图中左侧四个输入 …… 此处隐藏：3075字，全部文档内容请下载后查看。喜欢就下载吧 ……