09秋电子技术期末试题02

高二数字电子技术基础期末试题

（用于09秋电子班）

姓名： 学号：

一、填 空 题（每小题4分，共40分）

1. 将十进制数45转换成8421码可得 。

2．（406）10=（ ）8421BCD

3.异或门输入全为高电平时输出为____________。

4．逻辑函数EF EF EF，化简后答案是 。

5．D触发器初态Qn为0，若使D=1则次态Qn+1为_________。

6．四位单拍接收式数码寄存器使D3D2D1D0=0100，则接收脉冲到来后Q3Q2Q1Q0=_____。

7. 数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路和 。

8．存放n位二进制数，需要_____个触发器。

9. 当数据选择器的数据输入端的个数为8时，则其地址码选择端应有 位。

10．时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和 时序电路。

二选择题（每小题4分，共40分）

1. 对于四位二进制译码器，其相应的输出端共有（ ）。

A． 4个 B. 16个 C. 8个 D. 10个

2. 要实现Qn 1 Qn,JK 触发器的J、K取值应为（ ）。

A． J=0，K=0 B. J=0，K=1

C. J=1，K=0 D. J=1，K=1

3．在下列逻辑电路中，不是组合逻辑电路的有（ ）。

A.译码器 B.编码器 C.全加器 D.寄存器

4．多谐振荡器可产生（ ）。

A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波

5．数值[375]10与下列哪个数相等（ ）。

A． [111011101]2 B. [567]8

C. [11101110]BCD D. [1F5]16

6能实现分时传送数据逻辑功能的是（ ）。

A. TTL与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS逻辑门

7. 最小项ABCD的逻辑相邻最小项是（ ）。 A. ABCD B. ABCD C. ABCD D. ABCD

8．逻辑式Y ABC+ABC+ABC，化简后为( )。

A．Y AB+BC B.Y AC+AB C. Y AC+BC

9．对32个字符编码最少需要（ ）位二进制数

A．3； B．4； C．5。

10．由与非门构成的RS触发器，要使Qn+1=0,则输入信号应为

( ) A.R S 1 B.R 1S 0 C.R 0S 1。

三、设计题（10分）

试设计一个码检验电路，当输入的四位二进制数 A、B、C、D为8421BCD码时，输出Y为1，否则Y为0。（要求写出设计步骤并画电路图）

四、分析作图题（10分）

1．时序电路如题51图（a）所示，各触发器的初态均为0。

（1）试在题51图（b）中画出8个时钟脉冲作用下的电路输出波形。

（2）试说明该电路的类型。

题51图（a）

题51图（b）