FPGA开发板硬件设计方案070516(3)

FPGA开发板硬件设计方案11 WAKE# Link Reactivation PWRGD Power Good Mechanical Key 12 RSVD 13 GND Reserved Ground GND Ground

REFCLK+ Reference Clock 14 HSOp(0) Transmitter Lane 0, REFCLK- Differential pair 15 HSOn(0) Differential pair GND 16 GND Ground Ground HSIp(0) Receiver Lane 0, HSIn(0) Differential pair GND Ground Reserved Ground 17 PRSNT#2 Hotplug detect 18 GND Ground 19 HSOp(1) Transmitter Lane 1, RSVD 20 HSOn(1) Differential pair GND 21 GND 22 GND Ground Ground HSIp(1) Receiver Lane 1, HSIn(1) Differential pair Ground Ground 23 HSOp(2) Transmitter Lane 2, GND 24 HSOn(2) Differential pair GND 25 GND 26 GND Ground Ground HSIp(2) Receiver Lane 2, HSIn(2) Differential pair Ground Ground 27 HSOp(3) Transmitter Lane 3, GND 28 HSOn(0) Differential pair GND 29 GND 30 RSVD Ground Reserved HSIp(3) Receiver Lane 3, HSIn(3) Differential pair GND RSVD Ground Reserved 31 PRSNT#2 Hot plug detect 32 GND Ground

13、 DDR（DDR2）接口

DDR采用184PIN DIMM结构，金手指每面92PIN，金手指上有一个卡口；DDR2采用240PIN DIMM结构，金手指每面120PIN，金手指上有一个卡口。

DDR是一个高速而复杂的接口，由于将接口放置于底板上，和FPGA之间的数据通信距离加长且通过高密连接器对信号完整性产生一定的影响，因此DDR PCB Layout至关重要，主要需要考虑反射（阻抗匹配问题）、串扰（信号相互干扰问题）、地弹（电源性能）三大问题。

选择184 PIN DIMM结构DDR，包括64根数据+17根地址+6时钟+片选+行列选通，接口定义如下表： PIN 1 2 3 信号线定义 SMBCLK WP D59 信号线定义 SMBDATA GND D58 信号线定义 VDD SA1 VDD 信号线定义 SA2 SA0 D63 协同集团北京研发中心◎版权所有 第 9 页 共 13 页

FPGA开发板硬件设计方案4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 PIN 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 DQS#7 D57 VDD/D D51 DQS#6 DCLK2 GND D48 VDD D42 GND D41 VDD D35 GND DQS#4 VDD 定位卡 信号线定义 SBS1 GND A0 VDD CB0 GND D27 VDD DQS#3 GND A5 VDD D18 GND D17 VDD D11 GND DCLK1 DQS#1 D8 NC D3 VDD D56 GND D50 VDD DCLK2# D49 NC/CS2 D43 DQS#5 SCASA# SWEA# D40 SBS0 D34 D33 D32 定位卡 信号线定义 CB3 CB2 DQS8 CB1 A1 A2 D26 A4 D25 D24 D19 A7 A9 DQS#2 D16 CKE0 D10 DCLK1# VDD D9 GND NC VDD D62 GND D60 VDD D54 VDD D53 VDD D47 GND CS#1 VDD SRASA# GND D38 VDD D36 定位卡 信号线定义 CB7 CB6 DQM8 DCLK0# VDD CB4 GND A3 VDD D28 GND A8 VDD A11 GND D20 VDD D15 VDD D13 VDD NC GND DQM7 D61 NC D55 DQM6 NC D52 NC/CS3 D46 DQM5 CS#0 D45 D44 D39 DQM4 D37 GND 定位卡 信号线定义 VDD A10 GND DCLK0 CB5 D31 D30 BQM3 D29 A6 D23 D22 DQM2 D21 A12 BA2 CKE1 D14 DQM1 D12 A13 NC D7

协同集团北京研发中心◎版权所有 第 10 页 共 13 页