FPGA开发板硬件设计方案070516

协同集团北京研发中心文档基本信息 文档 名称 FPGA开发板硬件设计方案 文档级别 编制人 审核人 宋波 曹占生 总页数 所在部门 编制日期 13 硬件开发 2007-6-8

FPGA开发板硬件设计方案

引言

在FPGA选型报告中，我们阐明了产品用途和设计目标，列出了具体的规格需求并最终选定了Altera stratixII EP2S180F-1020作为FPGA器件，本文将详细说明FPGA整体设计方案。

一、 器件布局

1、 器件总体布局图

高速 A/D 高速 A/D 高速 A/D 高速 A/D 高速 D/A 高速 D/A 高速 D/A 高速 D/A 音频 A/D 音频 A/D 音频 D/A 音频 D/A USB2.0 USB2.0 RJ45以太网 扩展口24Pin RS-232 RS-232 POWER SUPPLY: 16V 大电流开关稳压器: 5V、3.3V、1.8V、1.2V LDO: 2.8V DC/DC: 12V DC/DC: -5V 高密connector Crystal JTAG MICTOR FPGA EP2S180 高密connector SRAM 高密connector SD Card FLASH DDR SDRAM 程控逻辑芯片 DDR SDRAM接口 SD Card 键盘 扩展口24Pin 4X PCI-Express接口 Sharp LCD CMOS摄像头 并口LCD 串口LCD 协同集团北京研发中心◎版权所有

扩展口24Pin 高密connector FPGA开发板硬件设计方案

2、 器件总体布局考虑因素

? 实用性：将各种应用接口布置在板边方便使用，包括高速A/D D/A的SMA端子、

音频A/D D/A的RCA端子、摄像头Connector、LCD Connector、键盘接口、RJ-45接口、RS-232接口、USB2.0 OTG接口、CF Card(可选)、SD Card、Power supply端子、扩展口；PCI-e和DDR存储器接口可放置于板内。

? 电磁兼容：将电源集中放置在右上角区域，做好接地和滤波设计；将高速A/D、

D/A器件集中放置在左侧，尽量缩短信号线的走线距离并避免交叉线。

? 产品升级：将FPGA开发板分为了基板和核心板两个部分，上图红色框区域为基

板，绿色框区域为核心板，板间用高速Connector连接，向后开发只需重新设计核心板，可节省大量开发时间和费用。

二、 功能说明

1、 FPGA

? 742 I/O Pin

? 外接2* 64MB DDR SDRAM，可选MICRON、INFINEON和SAMSUNG任一家产

品，另外在基板上再扩展一接口以满足更大容量需求 ? 外接128MB FLASH ? 外接256KB*16 SRAM

? 155.52 MHz /100 MHz /33.3 MHz /25MHz时钟源 ? 数字程控逻辑芯片 ? 外接12V风扇降温

? 主要器件：FPGA EP2S180

128Mb FLASH AM29LV128MH113REI 256K*16 SRAM IDT71V416510PH

64MB DDR SDRAM MT46LC16M16A2 数字程控逻辑芯片EPM1270F256C3

2、 电源

电源为模拟和数字器件提供稳定可靠的直流电压，设计核心要素包括： ? DC 16V/3.75A输入端子，Fuse保护 ? 电源输入端使用共模抑制电感

? ESD二极管保护、反向电压保护和滤波钽电解电容 ? LED指示灯

? 选用高效率大电流容量的开关稳压管提供5V、3.3V、1.8V、1.2V ? 选用大电流容量1.5A的LDO提供2.8V ? DC/DC提供12V/0.5A风扇电源 ? DC/DC提供-5V运放电源

? 使用专用电源电感支持大电流容量 ? 电源PCB Layout注意点（参考下文说明），还要参考各芯片Datasheet中关于Layout

的说明事项

? 主要器件：开关稳压管LM2678 LTC3728 LTC1778

1.8V LDO LT1963 12V DC/DC LTC1872

协同集团北京研发中心◎版权所有 第 2 页 共 13 页

FPGA开发板硬件设计方案-5V DC/DC LTC3704

电源电感TOKO 919AS系列

电解电容—180UF\\100UF\\10UF\\56UF等 三极管和场效应管

ESD二极管、保险管、Zenar二极管、肖特基二极管、LED 直流风扇12V/0.2A

3、 高速A/D

高速A/D用于数字通信接收机IF采样功能，将模拟信号转化为数字信号供给FPGA做处理，设计核心要素包括：

? 四路125Msps，12bit高速A/D，推荐使用AD9233BCPZ-125

? 输入电压：1.8V(模拟)，3.3V(数字)，其中1.8V耗电220mA，四路要880mA，要

使用大电流容量稳压管供电，因为是高速芯片，每个供电管脚接0.1uF去耦电容 ? RF/IF输入，经Transformer转换为两路信号，2Vp-p输入，Transformer后端RC网

络要根据输入信号的频率而变换 Freqency range(MHz) 0~70 70~200 200~300 300~ R 33 33 15 15 C(pF) 15 5 5 NC

? 125MHz有源晶振时钟，经Transformer转换为差分信号CLK+/CLK-，一个晶振可

负载两个A/D芯片

? 利用肖特基二极管对输入的模拟和时钟信号电平进行钳制 ? I2C控制指令(SCLK/SDIO)

? A/D Data输出经Buffer进入FPGA，前后加20~100欧姆电阻有助于减少

overshooting和ringing

? 主要器件：A/D Converter AD9233BCPZ-125 125MHz Crystal CB3LV-3C

Transformer ADT1-1WT/ETC1-1-13 Buffer 74VCX162244

Schottky Diode HSMS2812

4、 高速D/A

高速D/A用于数字宽带通信，将数字信号转化为模拟信号供给下一级做处理，设计核心要素包括：

? 四路125Msps，12bit高速D/A，推荐使用AD9752 ? 输入电压：5V(模拟\\数字)，0.1uF去耦、1uF滤波电容

? 125MHz有源晶振时钟，单端输入，一个晶振可负载两个D/A芯片 ? 模拟差分信号输出，电阻网络调整输出共模电压 ? 数字信号输入端接上拉和下拉电阻（可选） ? 主要器件：D/A Converter AD9752 125MHz Crystal CB3LV-3C Transformer ADT1-1WT

协同集团北京研发中心◎版权所有 第 3 页 共 13 页

FPGA开发板硬件设计方案5、 Audio A/D

Audio A/D用于数字音频接收机采样功能，将模拟信号转化为数字信号供给FPGA做处理，设计核心要素包括：

? 两路Stereo，16bit Audio D/A，推荐使用AD1877

? 输入电压：5V(模拟\\数字)，0.1uF、10nF去耦、1uF滤波电容

? 12.288MHz有源晶振时钟，单端输入，一个晶振可负载两个A/D芯片 ? 左右两声道模拟输入 ? TTL串行数据输出

? 主要器件：Audio A/D Converter AD1877

12.288MHz Crystal 6、 Audio D/A

? ? ? ? ? ? ?

Audio D/A用于将数字音频信号转化为模拟信号，设计核心要素包括： 两路Stereo，24bit Audio A/D，推荐使用AD1853 输入电压：5V(模拟\\数字)，0.1uF滤波电容

12.288MHz有源晶振时钟，单端输入，一个晶振可负载两个A/D芯片 左右两声道模拟差分输出

运放和低通滤波，采用±5V供电，如果声音效果不佳，还可采用外接直流电源±15V供电

喇叭和耳机两种音频输出方式

主要器件：Audio D/A Converter AD1853

12.288MHz Crystal OP275运放器 LA4525喇叭功放 LA4536A耳机功放

三、 接口说明

1、 RS-232

? 两路RS-232 Transceiver，9Pin标准RS-232接口，接口定义为

DCD\\RXD\\TXD\\DTR\\GND\\DSR\\RTS\\CTS\\RI

? 一路选用MAX3380，2TX/2RX普通Transceiver，传输速率460kbps，连接

RXD\\CTS\\TXD\\RTS\ …… 此处隐藏：3541字，全部文档内容请下载后查看。喜欢就下载吧 ……