北斗二代B1频点卫星导航接收机-硬件板卡SNP8000硬件说明书 - 图(5)

宇志通信 抗干扰型卫星导航接收机

SNP8000

表2-5

JTAG连接：

JTAG具体连接可详细参考TMS320C6713的数据手册“TMS320C6000 Peripherals Reference Guide.pdf”第699页（注意：布线时JTAG口与DSP连线应尽量短）（如图2.5）。

图2.5

EMIF接口, 存储空间的配置：

16

宇志通信 抗干扰型卫星导航接收机

SNP8000

EMIF接口由CE0、CE1、CE2、CE3共4个存储空间，每个存储空间寻址范围为256M 字节 ，数据总线宽度为32bit ，支持的存储器类型有SDRAM 、SBSRAM 、SRAM、Flash 等。其输入时钟由外部ECLKIN 引脚提供或内部SYSCLK3 提供。

EMIF接口相关信号如图2.6：

图2.6

ECLKIN：为EMIF 外部时钟输入；

ECLKOUT：为EMIF 工作时钟 有2 个来源：ECLKIN 和SYSCLK3 ，可由EKSRC寄存器（DEVCFG.[4]）配置选择 ，EKSRC = 0 时，选中SYSCLK3 （默认）EKSRC = 1 时，选中ECLKIN；

ED[31:0]：为32位数据总线，对应原理图中的TED[31:0]网络； EA[21:2]：为20位地址总线，对应原理图中的TEA[31:0]网络；

CE[3:0]: 为存储空间选择信号，对应原理图中的TCE0n、TCE1n、TCE2n、TCE3n、网络；

17

宇志通信 抗干扰型卫星导航接收机

SNP8000

对应原理图中的TBE0n、TBE1n、TBE2n、TBE3n BE[3:0]: 为字节使能信号，ARDY：异步存储器数据就绪信号；

AOE/SDRAS/SSOE: 为异步存储器读出使能信号/SDRAM行选通信号/SBSRAM 读出使能信号, 对应原理图中的TSDRASn网络；

ARE/SDCAS/SSADS：为异步存储器读使能信号/ SDRAM列选通信号/

SBSRAM地址选通信号, 对应原理图中的TSDCASn网络；

AWE/SDWE/SSWE:为异步存储器写使能信号/SDRAM写使能信号/ SBSRAM写使能信号, 对应原理图中的TSDWEn网络；

HOLD: EMIF 总线保持请求信号； HOLDA:EMIF 总线已保持确认信号； BUSREQ： EMIF 总线请求标志信号。

在开发板上，DSP与外部存储器件的通信主要通过EMIF接口总线来完成，如图2.7所示

18

宇志通信 抗干扰型卫星导航接收机

SNP8000

图2.7

U2（MT48LC4M32B2B5）为1Mx32x4Banks共128Mbits的SDRAM，配置为DSP的CE0空间, 地址范围为0x80000000-0x81000000，其地址总线、数据总线与控制线与DSP接口实现无缝连接。SDRAM行列地址的配置参考如表2-6：

表2-6

U3（39VF1601）为1Mx16bit的FLASH，接在DSP的CE1空间，地址范围为0x90000000-0x90200000，与DSP地址总线TEA21～T2 20根地址总线刚好完全匹配。对FLASH进行写操作时，首先需要对它进行擦除之后才能写操作，而这中间涉及到擦除和写的命令控制字，具体参考SST39VF1601的数据手册。

19

宇志通信 抗干扰型卫星导航接收机

SNP8000

在使用EMIF接口访问外部存储器件时，根据外部存储器件的特性，还需要配置相关的寄存器GBLCTL、CExCTL、SDCTL、SDTIM、SDEXT等，具体的配置参数请参考相关数据手册。

此外，DSP的地址总线、数据总线及控制线与FPGA相连，因此与FPGA的数据交互也是通过EMIF总线访问来完成。

三、FPGA（EP4CE115F23I7N）部分

FPGA的JTAG和AS的配置电路如图3.1，AS配置芯片采用EPCS64，这里需要注意的是FPGA的时钟接口，其内部的PLL输入需要专用时钟引脚输入。

图3.1

FPGA-B与DSP、USB、RS232、RS422等的连接用IO的配置来完成，开发

当中只需找到它们之间的连接关系即可。

四、USB2.0（CY7C68013）接口部分

USB2.0接口采用CY7C68013-56接口芯片，它的外围电路简单，其16位数

据FIFO总线及各控制线连线引到FPGA的IO口上（如图4.1），方便可编程芯片对其数据传输进行控制。而与计算机的接口通过USB2.0接口线与一四芯USB

20