北斗二代B1频点卫星导航接收机-硬件板卡SNP8000硬件说明书 - 图

宇志通信 抗干扰型卫星导航接收机

SNP8000

目 录

第一部分 硬件资源配置 .................................................................. 2 第二部分 各功能模块硬件连接关系 .............................................. 5

一、电源部分......................................................................................................... 8 二、DSP（TMS320C6713）部分 ........................................................................ 9 三、FPGA（EP4CE115F23I7N）部分 .............................................................. 20 四、USB2.0（CY7C68013）接口部分.............................................................. 20 五、时钟管理部分............................................................................................... 22 六、RTC实时时钟电路 ...................................................................................... 23 七、RS232电路(UART) ..................................................................................... 24 八、RS422电路 ................................................................................................... 25 九、四通道AD采样部分 ................................................................................... 26 十、本振频综部分............................................................................................... 27 十一、正交下变频部分....................................................................................... 30 十二、两级前端低噪放（LNA） ...................................................................... 31 十三、AGC控制电路（串行DA-AD5541） ................................................... 33

1

宇志通信 抗干扰型卫星导航接收机

SNP8000

第一部分 硬件资源配置

主要用途：

? 双通道抗干扰卫星导航接收机开发 ? 导航接收机双通道运动载体姿态测量 ? 双通道抗干扰型导航接收机算法研究 ? 双通道接收机多径测量和算法研究 ? 高动态卫星导航接收机算法研究和设计开发 ? 高灵敏度卫星导航接收机算法研究和设计开发 ? 高精度卫星导航接收机算法研究和设计开发 ? 多模卫星导航接收机算法研究和和设计开发

板上资源：

? 采用TI公司的高速浮点型处理器TMS320C6713B，主频300MHz，达

2400MIPS，具有强大的通信信号处理能力；

? 采用两片Altera公司的CycloneIV系列最大资源的FPGA芯片

EP4CE115F484I7N作为核心处理器，可满足目前绝大多数的卫星导航接收机/软件无线电中通信信号处理硬件编程和控制能力。CycloneIV 器件主要针对数字信号处理 (DSP) 和存储器较多的应用，它采用65 mm工艺，Cyclone IV

2

宇志通信 抗干扰型卫星导航接收机

SNP8000

E FPGA拓展了前一代Cyclone III FPGA的低功耗优势。最新一代器件降低了内核电压，与前一代产品相比，总功耗降低了25％，本设计采用的EP4CE115芯片集成有114,480 个LE单元，266个18×18乘法器，片上RAM达到3.9 Mb的容量；

? 板上集成四路AD 采样，AD 采用Analog Device 公司AD9265芯片，是一

款单芯片、16 位、80 MSPS模数转换器（ADC），采用1.8 V 模拟电源供电，ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。它具有宽带宽、差分采样保持模拟输入放大器，支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。ADC输出数据格式为并行1.8 V CMOS或LVDS (DDR)。，模拟带宽最高可达650MHz，可做射频直接带通采样。 ? 双通道模拟正交下变频芯片AD8347，频率覆盖800 MHz到2.7 GHz，实现射

频信号混频至中频频段。

? 双路本振芯片SI4133，独立输出本振信号供给两路下变频通道。

? 双路独立两级前端低噪放TQP3M9036（兼容SPF5122Z）级联，提供30dBm

级联增益。

? 板上提供高精度RTC实时时钟模块，在-40°C to +85°C温度范围内提供±

3.5PPM 精度。

? 板上具有USB2.0高速传输接口功能，接口芯片为Cypress的CY7C68013-56，

支持480Mbits高速数据传输；

? 板上采用10M 1PPM温补晶振，准正弦输出。

? 1片×16Mb 16位总线FLASH芯片，用于存储DSP运行代码和大量用户非易

失性数据；

? 1片×128Mb 32位总线SDRAM，扩展DSP外部存储器资源； ? 4个用户指示灯；

接口类型：

3

宇志通信 抗干扰型卫星导航接收机

SNP8000

? 2 个FPGA AS 接口； ? 2 个FPGA JTAG 接口； ? 1 个DSP JTAG 接口； ? 2 个RS232 串行口； ? 1 个差分422串行口；

? 1 个USB2.0 接口，接口芯片为Cypress 的CY7C68013，支持480Mbits 高

速传输； ? 4个扩展IO 口；

4

宇志通信 抗干扰型卫星导航接收机

SNP8000

第二部分 各功能模块硬件连接关系

硬件连接结构如下图所示

5