北斗二代B1频点卫星导航接收机-硬件板卡SNP8000硬件说明书 - 图(4)

SNP8000

TMS320C6713提供了2种引导方式：主机加载和外接FLASH(ROM Boot)加载。

当选择主机加载（host boot）模式时，核心CPU停留在复位状态，芯片其余部分保持正常状态。引导过程中，外部主机通过主机接口（HPI）初始化CPU的存储空间。完成所有的初始化工作后，主机向接口（HPI）控制寄存器DSPINT位（位于HPIC寄存器）写1，结束引导过程。此时CPU退出复位状态，开始执行地址0处的指令。主机加载模式下，可以对DSP所有的存储空间进行读/写。

当选择FLASH加载模式时，CPU在复位信号无效之后，仍保持复位状态，此时位于外部CE1空间的FLASH中的1KB代码通过EDMA被搬入地址0处，搬移的位数大小由boot mode的配置确定。

传输完成后，CPU退出复位状态，开始执行地址0处的指令。用户可以指定外部加载FLASH的存储宽度，由boot mode的配置确定，EMIF会自动将相邻的8bit/16bit数据合成为32bit的指令。FLASH中的程序存储格式应当与芯片的Endian模式设置一致。

在实际应用中，为了获得较高的运行速度，通常要把低速FLASH中的代码传送到高速RAM中执行，但大部分应用程序都要超出1KB，显然上述的FLASH引导过程不能满足全部程序传输的需要，这就需要开发人员自己编写一段“二级引导程序”来完成剩下的传输工作。需要注意的是，“二级引导程序”要被放在CE1空间FLASH的起始处。整个FLASH引导方式的工作过程如下： ①设备复位，CPU从CE1空间的起始处拷贝１KB数据到地址０处。所拷贝的这些数据就包含用户编写的二级引导程序。

②拷贝结束，CPU退出复位状态，从地址０处开始运行二级引导程序。该引导程序按要求将FLASH中的应用程序拷贝到RAM的指定位置。完成后，引用C程序入口函数c_int00()。

③c_int00()函数初始化C语言运行环境，然后开始运行应用程序。

复位控制：

复位控制电路通过FPGA-A（抗干扰端）的IO输出来控制。

12

宇志通信 抗干扰型卫星导航接收机

SNP8000

锁相环供电电路：

TMS320C6713的PLL锁相环输入电压通过L1磁珠滤波之后给入给PLLHV管脚（如图2.3），以减少时钟输出的相位噪声。

图2.3

时钟：

开发板中，CLKMODE0上拉至3.3V为高，CLKIN（DSP工作时钟） 和 ECLKIN （External EMIF input clock source外部存储器接口输入时钟）为62MHZ。根据DSP的PLL控制器可以配置不同频率的时钟信号用于CPU的内核，外部存储器、McASP、数据地址总线等外设。6713的时钟结构如图2.4：

13

宇志通信 抗干扰型卫星导航接收机

SNP8000

图2.4

TMS320C6713的时钟配置可以由PLL控制/状态寄存器PLLCSR、倍频系数PLLM以及PLLDIVx和OSCDIV1等相关寄存器进行设置。相关寄存器的描述如表2-2、表2-3、表2-4、表2-5。

表2-2

14

宇志通信 抗干扰型卫星导航接收机

SNP8000

表2-3

表2-4

15