20051100CDMA设计开发部电路设计规范 - 图文(15)

返回 2.2.11. 和背板直接相连的驱动器必须满足热拔插要求

我们的系统为热拔插系统，在系统工作的同时需要能够插上或者拔出单板，而且当单板在位的时候，可能会关闭单板电源。这就要求单板在拔出、插上或者断电的时候，不应该造成器件损坏，不应该对系统功能造成影响。

系统中采用的MLVDS器件均可以承受热拔插，National Semiconductor公司的BLVDS标准也能够确保热拔插过程中不会导致系统出现器件损坏以及误码，这部分可以参考本文的“差分信号应考虑本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传 第 36 / 74 页

内部公开▲

Failsafe功能”一节的说明，并请参考National Semiconductor公司文档《LVDS Owner’s Manual》,SLLD009 《LVDS Application and Data Handbook》，TIA/EIA899标准的相关部分。

对于常用的TTL等器件，我们要求必须有OE端控制、上电三态（PU3S，Power up tri-state）、关断电流控制（Ioff）等功能（达到热拔插2级，热插拔等级的定义来自于TI的技术文档SCEA026《Logic in live insertion applications with a focus on GTLP》）。我们一般推荐普通TTL/CMOS电平的驱动推荐采用LVT驱动器。对于这些功能以及对热拔插的影响，请参考文档SCEA026及刘春杰文档《普通逻辑器件输入端口偏置电阻的选取》。

达到2级热拔插的器件在拔插过程中可能因为电容充电对数据造成短时干扰，但是不易导致系统正常工作受到影响，且即使产生影响系统也能快速从影响中恢复。我们的应用中罕见插拔单板因为器件充电造成异常的报道。

对于更高要求的应用，可以考虑能够满足热拔插标准3级的器件，例如GTLP等。该类器件在2级热拔插器件的基础上添加了预充电特性，能够减少插拔过程中电容充电的干扰。

返回 2.2.12. MCS-51单片机总线和端口需要加驱动

MCS-51单片机的端口和总线驱动能力较弱，尤其是P1~P3端口，其输出上拉结构由3个MOS构成，输出由低跳高的前2个时钟周期中，上拉较强，其余时候上拉较弱。如果总线上具有类似下拉电阻的负载（输入高电平时需要流入电流的负载），将可能无法正常驱动。

所以我们规定，对于MCS-51单片机总线和端口，需要加驱动。因为总线保持器件存在的保持电阻可能使单片机端口被拉死为低电平，所以禁止在MCS-51单片机外围电路使用总线保持器件驱动。

关于MCS-51单片机端口特性的分析，可以参考早期技术文档《51单片机IO口上的“高电平总线保持”特性》和Intel的MCS-51单片机手册。 返回 2.2.13. 原则上不推荐采用总线保持器件或者启动可编程器件的总线保持功能

总线保持器件（TI公司的LVTH器件，其他一些公司的LVT器件，以及部分LVCH器件等）在输入端添加了一个从输出端反馈的回路，等效电路如图所示。

采用总线保持器件，输入信号断开时，因为正反馈的存在，会保持最后输入的电平，避免输入悬空，可以省略驱动器上的上下拉电阻，节省电路板空间和成本。

但是总线保持器件会使得我们的设计复杂化，出现很多问题，因为总线保持电阻的存在，如果需要对信号输入预置电平，将需要采用较小的电阻。前级驱动器要提供更大的电流；当总线上多个总线保持器件并联时，总线上的保持电阻将很小，预置电平电阻将更小，前级驱动负载更大；在热拔插系统中，如果接口器件总线保持了高电平，当电流很小时，还可能通过保持电阻向断电的单板供电；在热拔插系统中，多个总线保持器件并联如果保持的电平不同，可能处于不确定状态等。

我们有过 LVTH器件导致MPC860不能启动的案例，请参见参考文献《CDMA事业部2004年度可靠性经验案例集》。

MCU驱动较弱，不得采用LVTH器件驱动MCU输出信号。

为了避免问题复杂化，我们的系统中不推荐选用总线保持功能的器件，在可编程逻辑器件设计中，不推荐打开可编程的总线保持功能。

关于总线保持器件更详细的介绍，请见参考文献《普通逻辑器件输入端口偏置电阻的选取》。 本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传 第 37 / 74 页

返回

内部公开▲

2.2.14. 总线保持器件通过电阻预置状态时的上下拉电阻推荐采用1K

如果经过评估，认为在设计中可以使用总线保持器件，那么如果要对某一个驱动器置初始电平，该电阻必须能够提供器件反转所需要的最小反转电流。从另外的角度上看，外接的上下拉电阻必须要在和器件内部的保持电阻分压之后，提供正常的电平来让器件翻转。

推荐每个输入采用1K电阻进行上拉或下拉，确保总线保持器件在无驱动状态总能被可靠的置为需要的电平。如果多个器件并联使用，需要相应的减小电阻以确定可靠的上拉或下拉。

详细的上下拉电阻计算方法请参见上下拉电阻的选择一节。 返回 2.2.15. BUS HOLD器件，不论其输出端口处于何种状态，其输入端口的BUS HOLD特性一直有效。

对于双向器件，其两个方向端口在输出高阻态下输入Bus Hold特性一直有效

Bus Hold特性是对于器件输入端而言的，当器件OE使能信号无效，输出为高阻态时，Bus Hold特性依然存在。对于LVTH16245这样的双向器件，不论其OE和DIR信号为何状态，两个端口都有Bus Hold特性，这一点在应用中需要注意。

为了避免总线情况复杂化，我们一般不推荐使用Bus Hold器件。 返回 2.2.16. 上下拉电阻的选择

上拉或下拉电阻的选择必须具备以下条件： ? 可靠的为信号确定电平

? 不会显著的为系统增加过多额外的功耗 ? 能够提供器件所需要的上升下降时间要求 ? 阻值常用，价格便宜，供货充足

要可靠的为器件设置电平，要求网络上的漏电流流过电阻时，电阻上产生的压降不会太大。对于LVTTL信号，应保证器件输入高电平不低于2.4V，低电平不高于0.4V。也就是说，当选择上拉电阻时，电阻上的压降不能多于3.3V-2.4V=0.9V，选择下拉电阻时，电阻上的压降不能多于0.4V。

对于早先的TTL器件，其输入端的结构决定其IIH较小，而IIL较大，加之输入低电平时电阻上允许的压降也较小，决定了TTL器件下拉电阻选择小于上拉电阻的经验。对于现在我们常用的CMOS和BiCMOS器件，IIH和IIL的区别一般不大，而且电流往往都处于uA级，对于我们一般选择的1K到10K的电阻，压降不大，所以不需要过多考虑。

当一个电阻对多个输入管脚设置电平时，必须将IIH和IIL乘以输入管脚的个数。

以常用的LVT16244B为例，其控制输入管脚的静态电流不超过1uA，以允许400mV和900mV的压降计算，单一管脚的下拉电阻可以选择至400K，上拉电阻可以选择至900K。对于一个器件4个OE端同时下拉，可以选择100K的电阻，上拉可以选择200K的电阻。对于普通输入管脚，高电平的情况一样，低电平的电流达到了5uA。这样，每个管脚容许的最大下拉电阻为80K，上拉电阻180K。 本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传 第 38 / 74 页

内部公开▲

实际上，我们都选择10K的电阻就能够对1个或者多个器件的OE端实现非常可靠的上拉或下拉。对不用的输入管脚进行下拉处理时，少于8个 …… 此处隐藏：4153字，全部文档内容请下载后查看。喜欢就下载吧 ……