20051100CDMA设计开发部电路设计规范 - 图文(11)

我们的3G系统中大量使用MLVDS器件发放时钟，可以参考TI公司SLLD009等文档了解MLVDS器件的Failsafe功能。I型MLVDS器件在我们系统应用中，在无驱动状态下会因为干扰而输出乱码，采用II型器件可以解决；我们系统中的RS-485器件，当接收端接有端接电阻且无驱动的情况下，输出低电平，造成UART接收到错误的码，需要进行上拉或下拉处理。

我们系统中RS-485总线的处理也是考虑到Failsafe功能和器件驱动能力之后综合考虑的结果。 返回 2.1.6. 了解CMOS器件的闩锁现象，选用不易发生闩锁的器件

CMOS器件的闩锁（Latch-up）现象是由CMOS工艺结构所造成的。CMOS器件在生产过程中，会寄生PNPN结构，相当于一个SCR（Silicon Controlled Rectifier）。当因为电源电压异常、输入电压/输出电压高于电源或者低于地、ESD放电等情况出现时，就有可能触发闩锁。

当闩锁发生时，器件内部的寄生SCR被触发，形成从电源到地的电流直通通路，产生大量热导致器件烧毁。

一般触发源消失后闩锁仍然保持，只有断电能够退出闩锁状态。为了降低器件发生闩锁的概率，我们在设计中应该理解并选择不易发生闩锁的器件。在一些器件手册上会说明，闩锁性能满足JESD78规定的某一级要求，均可作为参考。

本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传 第 27 / 74 页

内部公开▲

同时，我们在应用中应该尽量避免触发闩锁的条件，例如：

? 热拔插过程中保证地线首先接触，然后是电源，最后才是信号 ? 在背板接口上采用串联电阻的方法限制电流，减少闩锁发生的概率 ? 多电源器件，严格遵守手册规定的上电和断电顺序 ? 避免信号和电源出现过压等情况：一方面应该采取措施避免信号线上出现浪涌，一方面应该避

免因为二极管钳位电路将浪涌泻放到电源而造成局部电源过压。

关于闩锁原理的详细介绍，可以找到很多参考文档。TI公司的文档SLYA014《Latch-up, ESD, and other Phenomena》介绍了闩锁和一些类似的现象，ZARLINK公司的文档《Understanding and Eliminating Latch-up in CMOS Applications》JEDEC标准EIA/JESD-78《IC Latch-up Test》介绍了闩锁测量的术语和方法，刘春杰的技术文档《普通电平逻辑器件应用指导书》中也有对闩锁的成因进行介绍。

返回 2.1.7. 器件工作速率符合设计要求

器件和引入信号的交流特性应该匹配，例如EPLD是否支持引入的高速时钟信号以保证逻辑能够正确采样；时钟BUFFER是否用来驱动比其所能支持的频率更高的时钟信号等。例如SN65MLVD200器件，其数据手册上的速率为100bps，折算成时钟频率为50MHz，如果我们用来驱动60MHz的信号，虽然可以工作，但是性能不能再得到数据手册上的保证。

使用边沿速率很低的信号驱动高速器件，可能在边沿上产生毛刺或者振荡，参见“对缓慢变化的信号需要使用带施密特输入的器件进行驱动”。

同时也不推荐使用高速器件驱动低速信号，因为高速器件对毛刺信号敏感，且容易使得系统的EMC性能恶化。

我们在设计中有时会遇到PP2S或者8KHz的时钟信号，单板工作实际上并不以之为时钟信号，而是采用更高速的时钟对这些信号进行采样，不要求这些信号边沿单调，时序相对也较为宽松。在设计中采用时钟驱动器驱动这些信号会使得系统的信号完整性问题恶化。根据系统时序裕量，可以根据需求采用普通的驱动器驱动，作为普通数据信号处理。

需要注意的是，时钟的占空比发生变化、系统热拔插过程中时钟上的毛刺信号都相当于使得时钟频率升高，从而导致逻辑跑飞。在设计中必须注意这样的问题，保证系统能够可靠工作。

返回 2.1.8. 在满足系统性能要求的情况下，尽量降低信号的速率，采用慢速器件

高速器件主要指信号切换速率高的器件。因为切换速率高对应着工作频率也能增加，所以两者有一定的联系。

高速器件和高时钟速率对系统带来了多方面的影响：

? 信号完整性问题。即使是很短的导线，也必须作为传输线处理，进行恰当的端接，否则就会发

生振铃、过冲。这不仅仅和频率相关，频率很低而切换速度很高的器件也必须考虑！ ? 切换速率的提高使得电源完整性劣化，需要更多的考虑电源系统的设计。 ? 有可能造成成本的上升。例如曾经采购EP20K160EFC484型FPGA，快一个等级的器件价格上

要高出数百元人民币。 ? 更多的EMC问题。

? 设计时序要求更加严格。

? 功耗更大，为系统散热带来挑战。

当不必要的时候，我们可以尽量选用便宜、满足要求的慢速器件。 返回 2.1.9. 模块电路、通用电路和参考设计

设计的重用可以大大简化设计工作，提高设计效率，提高工作质量。公司内部统一使用相同功能电本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传 第 28 / 74 页

内部公开▲

路还能够减少器件选型种类，降低管理成本，并通过扩大单一器件采购量的方式降低采购成本。

模块电路/参考设计一般都由相关领域经验丰富的员工开发，经过了较多的应用验证和严格的设计评审，电路成熟，可靠性较高。没有特殊的情况，能够采用模块电路实现功能者一律要求使用模块电路。如果认为模块电路在成本上不具优势，或者模块电路存在设计问题，应提请模块电路进行修正，不要私自重新设计电路。

返回 2.1.10. 产品设计约定

对于部分尚未来得及模块化、通用电路化的电路，以及只和产品相关的电路设计、器件选型，部门在产品开发的特定阶段会针对产品进行约定。例如在3G系统中选定了部分器件作为公用器件，约束了接口逻辑器件的上拉或下拉方式，规定了0.1uF去耦电容的选取等。这些约束在产品范围内和模块电路、通用电路等有同等效力，必须遵守。

返回 2.1.11. 同一物料代码下多种器件的使用

为了降低采购成本，并避免因为供应商出现商务纠纷、财务问题、质量问题等导致公司生产受到影响，一般的物料都会要求有两家以上的供应商可以供货。物料代码的初次申请往往是为特定应用场合考虑，所以两种物料很可能各种参数不完全兼容。对同一代码物料的采购，是综合价格、供货能力等各项因素考虑的结果，

例如某应用需要3.3V工作100MHz的视频模拟开关，为两种物料申请了代码，一种的工作电压为3.3V，另外一种可以工作在3.3V或者5V的环境下。当设计进行器件选型时，必须要求对一个代码下所有的物料都进行分析，确保可用。在调试和试生产过程中对各种物料单独使用、混合使用等各种情况进行试验，确保设计工作正常。

另外例如16C554型4路UART，同一代码下有ST16C554和TL16C554A两种型号，后者比前者增加了自动流控制功能。两种物料一般情况下都是可以通用的。某事业部一批单板，研发过程采用了ST16C554型UART进行调试，未发现硬件设计未处理流控制相关输入管脚和软件设计中未正确初始化流控制相关寄存器的问题，验证不充分，导致生产中出现大量单板不能正常工作。所有单板返回生产线替换器件解决问题，耗费了大量时间、人力和成本。

如果通用库中的器件均无法满足要求，可申请进行器件代码拆分或者指定品牌生产。 返回 2.1.12. 单板上所有有复位管脚的芯片，要求复位管脚软件可控

UART、专用芯片很 …… 此处隐藏：3615字，全部文档内容请下载后查看。喜欢就下载吧 ……