ncverilog Verilog - tutorial 文档 - 图文(2)

设计；单步模式（Single Step）使用ncverilog命令。 2. 选择Multiple Step.

NCLaunch显示的主窗口如图2.2 ：

图2.2 NCLaunch主窗口

左边的窗口显示了当前目录下的所有的文件，在你编译和描述了设计以后，右边窗口就会显示设计的库。上面是菜单和一些用于启动工具的按键。

编译（compiling）源文件

在你仿真仿真你的设计以前，你必须用编译器编译源文件，并且用描述器（elaborator）把设计描述成snapshot的形式。Snapshot是仿真器将调用的你的设计的表述，它和其它由compiler和elaborator产生的中间目标一起保存在库中。

NCLaunch的主窗口让你可以连接你编译和描述设计所需要的工具，当然还有其它的程序。你利用Tools和Utilities菜单，或者你也可以利用工具栏里面的工具按钮，你可以打开工具和其它程序。不是所有的工具和程序都放在工具栏里面，但是你可以通过自己定义工具栏来确定把自己喜欢的工具和程序放在工具栏里面。

表2-1例出了在工具栏里面的工具。

表 2-1 NCLaunch工具栏的按钮 按钮 工具 VHDL 编译器（compiler） Verilog 编译器（compiler） 描述器（Elaboretor） 仿真/仿真器（Simulator） NC浏览（NCBrowse） 波形察看窗口（Waveform Window） 1．编译你的设计：

选中在设计时建立的Verilog文件： can_counter.v coin_counter.v drink_machine.v drink_machine_top.v test_drink.v.

要选择多个檔，需要按住Ctrl键并选中每个檔。

2．按下编译器按钮：

在窗口底部的输入输出区域会显示由于你的选择而输入的命令和运行后的结果，同时它也显示了NC-Verilog在编译过程中的消息。

默认的，NC-Verilog将产生一个叫INCA_libs的目录以及一个叫worklib的目录。所有设计中的模块都将编译在worklib目录下面。注意INCA_libs现在就出现在了NCLauch左边的浏览器中，同时设计的库worklib也加入了库浏览器（右边窗口）中。

描述（elaborate）你的设计

要描述（elabrate）你的设计，典型的你要展开你的库（worklib），选择顶层（top-level）的单元，然后选择描述（elabrate）按钮。

尽管如此，为了做一个指南，这里在你描述以前你必须设置一些选项。按照以下几步进行选项的选择然后描述你的设计：

1．通过电击帽子图示旁边的加号展开工作库（worklib）

2．展开顶层设计单元，在这个例子中，顶层设计单元是一个Verilog的测试模块：test_drink.

3．选择module

4．选择Tools- Elaborator以打开Elaborate模式，如图2.3

注意这里的Access Visibility按钮选中并且它的值是All，这个选项意味着全部存取（读，写，连接探测）来仿真目标，这样你就可以在仿真的数据库里面探测目标和范围，调试你的设计。

注意：在使用NCLaunch时，默认是可以调用仿真目标的。但是用命令行接口的时候，进入默认是关闭了的，你必须要输入-access命令来启动elaborator，例：

ncelab -access +rwc worklib.test_drink:module

5.在这个饮料机中只有一个模块包含了时间表的编译指示。因为其它模块都没有定义时间表，为了防止elaborator报错，这里启动Other Option选项然后再文本框输入-timescale 1ns/1ns，如图2.3： 6. 按下OK以开始描述（elaborate）设计。

底部的输入输出窗口显示了ncelab命令，它就是由于你的选择而输入的命令，然后还显示了the elaborator generates的消息。 提示 如果你收到了elaborator error的消息你可能是由于在运行这几步的时候出错了。例如：

1．你是不是选择了正确的设计单元名称？ 2．是否记得设置-timescale的选项

当你收到了错误的消息以后重新进行这些步骤。

启动Simulator

为了启动simulator:

1．展开Snapshots文件夹，以显示在你的库中你可以选择的snapshot。 2．选中你想要仿真的snapshot，如图2.4

图2.4 选中要仿真的snapshot

3．按下仿真按钮

设计浏览器（Design Browser）和控制窗口（Console window）就会出现。你可以在设计浏览器（Design Browser）中进入设计的各个层，你也可以在控制窗口（Console Window）输入命令来进入SimVision和Tcl Simulator。

图2.5展示了设计浏览器（Design Browser）打开时的情况。 Simvision把仿真定位在了各层的上面，同时给它定义了名字叫做Simulator。设计的各层的最高层就放置在了仿真的下面。在这个例子中它就叫做test_drink。

图2.5 Design Browser

在启动的时候，控制窗口（Console Window）有两个窗口，如图2.6。SimVison窗口让你可以输入SimVison的命令；仿真器（simulator）窗口让你可以输入Tcl simulator命令。在你运行仿真的时候，控制窗口（console window）同样会在SimVision和simulation窗口中显示消息。

图2.6 Console Window

Video ：视频

编译和描述设计文件。

退出NCLaunch

调用了仿真器（simulator）以后，你就可以退出NCLaunch了。 要退出NCLaunch：

·点击NCLaunch窗口使之成为当前窗口，然后选择File菜单下的Exit。

更多的信息

本章向你介绍怎么用NCLaunch让NC-Verilog运行在多步的模式下。其实还有其它的方法为你的设计仿真做准备。 工具/要素 描述 NCLaunch 你可以利用NCLaunch ncverilog support一步完成编译源文件，描述设计，启动仿真器，见NCLaunch User Guide。 NC-Verilog, 你可以编译了源文件，描述了设计然后用ncvlog，ncelab和Multiple Step ncsim命令启动仿真器（simulator），见NC-Verilog Simulator mode Help 中的Multi-Step Invocation (Library-Based Mode章节。 NC-Verilog, 你可以用ncverilog命令完成对源文件的编译和描述。见Single Step NC-Verilog Simulator Help的Single-Step Invocation with mode ncverilog 章节