ncverilog Verilog - tutorial 文档 - 图文

Candence NC-Verilog simulator tutorial

第一章 介绍

这个手册将向你介绍使用NC-Verilog simulator和SimVision。

本文使用的是一个用Veilog硬件编程语言编写的一个饮料分配机，通过这个例子你将学会：

·编译Verilog源文件，描述设计，在NC-Launch（用于管理你的大型设计的图形交互接口）上进行设计的仿真。NCLaunch帮助你配置和启动编译器，描述器和仿真器。当然你还可以在NCLaunch上运行像SDF compiler，HDL Analysis and Lint, Code Coverage Analyzer, NCBrowse, and Comparescan.之类的工具。

·在SimVision分析环境下进行对设计中的问题的调试。

SimVision是一个candence 仿真器统一的图形化的调试环境。

SimVision可以用于调试用verilog，vhdl，SystemC或者它们混合写成的数字，仿真，或数模混合电路的设计。 你可以在以下几种模式运行SimVision： ·Simulate模式

在Simulate模式下你可以实时的看到仿真的数据。也就是说，你可以在仿真仿真的过程中就进行数据的分析。你可以通过对设计设置断点和分步来达到控制仿真的。

为了帮助你追踪整个仿真过程，SimVision提供了几个工具：

·控制台窗口 Console Window ·源浏览器 Source Browser ·设计浏览器 Design Browser ·循环阅读器 Cycle Viewer

·原理图追踪 Schematic Tracer ·信号流浏览器 Signal Flow Browser ·波形窗口 Waveform Window ·寄存器窗口 Register Window 这些窗口之间是连接了的，所以如果你在一个窗口中选中了一个对象，那么在其它窗口中也会被选中。

·Post-processing environment (PPE)模式

在PPE模式下，对仿真结果数据的分析是在仿真过程结束了后进行的。除了仿真器之外，你能访问所有的SimVision的工具。就像Simulator模式中一样，这里所有的窗口也是连接了的，你在一个窗口中选择了的目标也会在其它窗口中选中。要在PPE模式下运行，你必须先对设计进行仿真，然后把仿真的资料存到一个文件中，你可以随时从simulation模式切换到PPE模式，但是不能在PPE模式切换到simulation模式中去。

本指南将向你介绍SimVision的主要几个工具： 控制台Console window：

Console window允许你输入tcl仿真的命令和SimVision的命令。 Design Browser：

Design Browser让你进入设计的各层，以及信号和变量的数据库。

Register window：

Register window让你可以使用一个开放式的图形编辑

器来定义一些记录簿，每个都包含了一个自定义的仿真数据的观点。

Signal Flow Browser：

Signal Flow Browser让你追踪信号的变化。

Source Browser：

Source Browser让你可以看到设计的源代码。

Waveform window：

Waveform window把仿真的资料在X-Y坐标系里面描绘出来。数据通常被显示为值和时间的关系，但是它也可以是已经记录下了的数据。

饮料机的例子

饮料机由以下几个模块组成：

Drink-machine：用于计算用户给了的钱，对饮料进行分发，并且给用户找钱。

Coin-counter：用硬币和机器相连，并且确定机器什么时候没有找头了。 Can-counter：用饮料和机器相连，并且确定机器什么时候没有饮料了。 这个例子同样有一个测试模块，它用于初始化饮料机并且用nickel（五美分），dime（十美分）,quarter（二十五美分）的不同组合对机器进行投币来买饮料。对于接受硬币和分发饮料的行为被建模成一个状态机。用户已经投入的硬币总量决定了当前的状态。接下来用户投入的硬币的类型决定了下一个状态。举例来说，当没有钱投入的时候，机器处于空闲状态。当用户投入一个nickel的时候，机器进入下一个状态——five。当当前状态是five的时候用户又投入了一个quarter，机器就进入了下一个状态——thirty。当用户投入的钱到了五十美分的时候，机器就分发一罐饮料，同时进入空闲状态。 当用户投入的钱超过了五十美分的时候，机器分发一罐饮料，找回零钱，然后进入空闲状态。

表 1—1 饮料机的状态表 当前状态 idle 4`d0 变化值 下一状态 five 4`d1 ten 4`d2 twenty_five 4`d5 ten 4`d2 fifteen 4`d3 thirty 4`d6 fifteen 4`d3 twenty 4`d4 thirty_five 4`d7 twenty 4`d4 twenty_five 4`d5 forty 4`d8 twenty_five 4`d5 thirty 4`d6 forty_five 4`d9 thirty 4`d6 thirty_five 4`d7 fifty 4`d10 thirty_five 4`d7 forty 4`d8 nickel_out 4`d11 forty 4`d8 forty_five 4`d9 dime_out 4`d12 forty_five 4`d9 fifty 4`d10 nickel_dime_out 4`d14 fifty 4`d10 nickel_out 4`d11 two_dime_out 4`d14 idle idle idle idle idle nickel_in dime_in quarter_in five 4`d1 nickel_in dime_in quarter_in ten 4`d2 nickel_in dime_in quarter_in fifteen 4`d3 nickel_in dime_in quarter_in twenty 4`d4 nickel_in dime_in quarter_in twenty_five 4`d5 nickel_in dime_in quarter_in thirty 4`d6 nickel_in dime_in quarter_in thirty_five 4`d7 nickel_in dime_in quarter_in forty 4`d8 nickel_in dime_in quarter_in forty_five 4`d9 nickel_in dime_in quarter_in fifty 4`d10 nickel_out 4`d11 dime_out 4`d12 nickel_dime_out 4`d13 two_dime_out 4`d14 更多的信息

SimVision还提供了其它的没有在这个指南里面用到的工具。

工具/Feature 介绍 原理描述器显示了用Verilog或者Vhdl编写的设计的原理图，可以让你描述在设计中的信号。 在SimVision的用户指南里面看12章,看一个设计的示意图。 Simulation Cycle Debugger Simulation Cycle Debugger让你在一个仿真过程中，在各个时间点，Delta Cycle，仿真阶段，或者是时间进行过程中停止。它对于Verilog-XL或者AMS是不可用的 看SimVision 用户指南的11章：在Delta Cycle 层面上进行调试 第二章 开始

在你仿真你的设计以前，你必须编译和描述它。编译过程将把源文件中的用HDL编写的单元编译成内在的描述。描述设计将在设计的实例化，结构化信息的基础上建立设计的层次结构，建立信号的连接，计算所有对象的初始值。你编译，描述和仿真你的设计要用到以下的工具：

Ncvlog： 编译Verilog源文件。

ncelab 描述设计并且生成仿真的snapshot。 ncsim 对snapshot进行仿真仿真。

当然你也可以利用ncverilog的命令以一步实现（single-step）的模式来运行NC-Verilog。你也可以使用单一的工具，NCLaunch——一个可以帮助你建立大型的设计工程的用户图形接口平台。NCLaunch帮助你配置和启动仿真的工具。 你可以在多步实现（multi-step）或者单步实现（single-step）的模式下运行这些工具。它也可以让你打开 Comparescan, SDF Compiler, HDL Analysis 和 Lint, Code Coverage Analyzer, NCBrowse, 以及其它仿真仿真的工具。这个指南将向你展示怎么在多步实现（multi-step）的模式下使用NCLaunch。

拷贝指南的数据

本例的所有源文件包含在Candence的安装包中。源文件在下面的这个地址： install_dir/doc/ncvlogtut/examples 建立一个新的檔夹（比图说：t …… 此处隐藏：2557字，全部文档内容请下载后查看。喜欢就下载吧 ……