芯片74系列中文资料

中文详细资料

54161/74161

4位二进制同步计数器（异步清除） 简要说明： 161为可预置的4位二进制同步计数器，共有54/74161和54/74LS161两种线路结构型式，其主要电特性的典型值如下：

型号 CT54161/CT74161 CT54LS161/CT74LS161

FMAX 32MHz 32MHz

PD 305mW 93mW

161的清除端是异步的。当清除端CLEAR为低电平时，不管时钟端CLOCK状态如何，即可完成清除功能。

161的预置是同步的。当置入控制器LOAD为低电平时，在CLOCK上升沿作用下，输出端QA－QD与数据输入端A－D相一致。对于54/74161，当CLOCK由低至高跳变或跳变前，如果计数控制端ENP、ENT为高电平，则LOAD应避免由低至高电平的跳变，而54/74LS161无此种限制。

161的计数是同步的，靠

CLOCK同时加在四个触发器上而实现的。当ENP、ENT均为高电平时，在CLOCK上升沿作用下QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74161，只有当CLOCk为高电平时，ENP、ENT才允许由高至低电平的跳变，而54/74LS161的ENP、ENT跳变与CLOCK无关。

161有超前进位功能。当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为QA的高电平部分。

在不外加门电路的情况下，可级联成N位同步计数器。

对于54/74LS161，在CLOCk出现前，即使ENP、ENT、CLEAR发生变化，电路的功能也不受影响。

管脚图：

引出端符号：

中文详细资料

PCO 进位输出端 CLOCK 时钟输入端（上升沿有效） CLEAR 异步清除输入端（低电平有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端

LOAD 同步并行置入控制端（低电平有效） QA－QD 输出端

功能表：

说明：H－高电平 L－低电平 X－任意 ↑－低到高电平跳变 极限值 电源电压------------------------------------------------7V 输入电压

54/74161-----------------------------------------5.5V 54/74LS161---------------------------------------7V ENP与ENT间电压

54/74161-----------------------------------------5.5V 工作环境温度 54×××------------------------------ －55～125℃ 74×××------------------------------------0～70℃ 贮存温度-------------------------------------- －65～150℃

推荐工作条件：

CT54161/CT74161

最小

54

电源电压Vcc

74

输入高电平电压VIH 输入低电平电压VIL 输出高电平电流IOH

54 74

4．752

5

5．25 0．80．8-800

4.752

5

5.25 0．7

V

0．8 -400

μA V

4．5

额定5

最大5．5

最小

额定

最大 5.5

V

CT54LS161/CT74LS161

单位

中文详细资料

输出低电平电流IOL

54 74

16 16 25

0 25 20 20 20 0

4

mA

8 25

ns

ns

ns MHz

时钟频率fCP

CLOCK

脉冲宽度tW

CLEAR

A-D、ENP

建立时间tset

LOAD

保持时间tH

25 20 20 25 0

时序图：

逻辑图

中文详细资料

静态特性（TA为工作环境温度范围）

参数

测试条件【1】

IIK=－12mA IIK=－18mA

VOH输出高电平电压

Vcc=最小，VIH=2V，VIL=最大， IOH=最大

VCC=最小,VIH=2V,VIL=最大,IOL=最

大

54745474

最小

最大

最小

最大

单位

VIK输入钳位电压最小

V

2.42.4

V

V

VOL输出低电平电压 II最大输入电压时输入电流 IIH输入高电平电流 VIL输入低电平电流

LOAD,CLOCk,ENT A－D,ENP,CLEAR

LOAD CLOCK,ENT A－D,ENP,CLEAR

LOAD CLOCK,ENT

A－D,ENP,CLEAR

Vcc=最大 VI=5.5V（‘LS161为7V）

mA

Vcc=最大 VIH=2.4V（‘LS161为

2.7V）

μA Vcc=最大 VIL=0.4V

5474

-20-18

-57-57

mA mA

IOS输出短路电流最大

Vcc=最大,LOAD先接高电平，再接低

电平，其余输入接高电平 Vcc=最大,CLOCK先接高电平，再接低

电平，其余输入接低电平

IccH输出高电平时电源电流

54745474

mA

mA

IccL输出低电平时电源电流

【1】：测试条件中的“最大”和“最小”用推荐工作条件中的相应值。

动态特性（TA＝25℃）

中文详细资料

参数【2】 fmax

tPLH tPHL tPLH tPHL tPLH tPHL tPLH tPHL tPHL

CLOCk－>Q (LOAD=H) CLOCk－>Q (LOAD=L) CLOCk－>RCO CLEAR－>Q

Vcc=5V CL=15pF RL=400Ω

(‘LS161为2KΩ)

CLOCk－>RCO

测试条件

‘161 最小25

最大 35 35 20 23 25 29 16 16 38

‘LS161 最小25

最大 35 35 24 27 24 27 14 14 28

ns ns ns ns 单位 MHz ns

【2】：fmax－最大时钟频率

tPLH－输出由低到高电平传输延迟时间 tPHL－输出由高到低电平传输延迟时间