4位与非门电路设计

4位与非门电路设计 集成电路设计 Hspice

兰州交通大学

课题一：4 位与非门电路设计(必做) 一. 设计目的学会使用电路设计与仿真软件工具 Hspice,熟练地用网表文件来 描述模拟电路，并熟悉应用 Hspice 内部元件库。通过该实验，掌握Hspice 的设计方法，加深对课程知识的感性认识，增强电路设计与综

合分析能力。 本次课程设计是用 Hspice 软件来实现对四位与非门电路的设计与 仿真，熟悉用 MOS 器件来设计四位逻辑输入与非门电路，了解用 MOS 器件设计与 TTL 与非门的优缺点。

二. 设计原理1、四输入与非门逻辑符号如下图所示：

A B 2 3 1 C D 4 5 NAND4 OUTPUT

2、四输入与非门原理 四输入端 CMOS 与非门电路，其中包括四个串联的 N 沟道增强型 MOS 管和四个并联的 P 沟道增强型 MOS 管。每个输入端连到一个 N 沟 道和一个 P 沟道 MOS 管的栅极。当输入端 A、B、C、D 中只要有一个 为低电平时，就会使与它相连的 NMOS 管截止，与它相连的 PMOS 管导-1-

4位与非门电路设计 集成电路设计 Hspice

兰州交通大学

通，输出为高电平；仅当 A、B、C、D 全为高电平时，才会使四个串 联的 NMOS 管都导通，使四个并联的 PMOS 管都截止，输出为低电平。 设计电路图如下图所示：VCC

M1

M2

M3

M4 OUTPUT

A

M5

B

M6

C

M7

D

M8

2、输入网表文件(*.sp) Hspice 读入一个输入网表文件，并将模拟结果存在一个输出列 表文件或图形数据文件中，输入文件<*.sp>包含以下内容： (1)电路网表(子电路和宏、电源等) (2)声明所要使用的库-2-

4位与非门电路设计 集成电路设计 Hspice

（3）说明要进行的分析

（4）说明所要求的输出

输入网表文件和库文件可以由原理图的网表生成器或文本编辑器产生。输入网表文件中的第一行必须是标题行，并且.ALTER辅助模型只能出现在文件最后的.END语句之前，除此之外，其它语句可以按任意顺序排列。

三． 设计步骤

1、写网表文件

首先在orcad中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。在文本文档中写出Hspice软件所要求的网表文件，并另存为*.sp文件。

网表文件如下所示：

NANDMOS Circuit

.OPTIONS LIST NODE POST

.TRAN 200P 60N

M1 OUT 4 VCC VCC PCH L=1U W=20U

M2 OUT 5 VCC VCC PCH L=1U W=20U

M3 OUT 6 VCC VCC PCH L=1U W=20U

M4 OUT 7 VCC VCC PCH L=1U W=20U

M5 1 4 0 0 NCH L=1U W=20U

M6 2 5 1 1 NCH L=1U W=20U

M7 3 6 2 2 NCH L=1U W=20U

4位与非门电路设计 集成电路设计 Hspice

M8 OUT 7 3 3 NCH L=1U W=20U

VCC VCC 0 5

V1 4 0 PULSE .2 4.8 2N 1N 1N 5N 20N

V2 5 0 PULSE .2 4.8 2N 1N 1N 5N 20N

V3 6 0 PULSE .2 4.8 2N 1N 1N 5N 20N

V4 7 0 PULSE .2 4.8 2N 1N 1N 5N 20N

C OUT 0 .01p

.MODEL PCH PMOS LEVEL=1

.MODEL NCH NMOS LEVEL=1

.END

注释：

第三行.TRAN 200P 60N表示瞬态分析步长为200ps，时间为60ns 第四～十二行为电路连接关系描述语句。

第十三行VCC VCC0 5表示在节点VCC，0之间加5v直流电压。 第十四～十七行V 4 0 PULSE .2 4.8 2N 1N 1N 5N 20N表示在节点4和0之间加一个脉冲源，低电平0.2v,高电平4.8v，延时2ns，上升沿1ns，下降沿1ns，脉冲宽度5ns，周期20ns

第十九，二十行为模型语句，表示模型名PCH，管子类型为PMOS，使用的是一级模型。

4位与非门电路设计 集成电路设计 Hspice

2、打开网表文件与仿真

进入Hspice软件点击open打开上面的网表文件，仿真，如下图所示：

点击上图中

Avanwaves如下图所示：

4位与非门电路设计 集成电路设计 Hspice

加入输入波形，如下图所示：

加入输出波形，如下图所示：

四． 仿真分析

1.直流工作点分析

每种分析方式都以直流操作点分析开始，对DC.OP分析不收敛的情况，解决方法是：删除.option语句中除acct，list，node，post之外的所有设置，采用默认设置，查找.lis文件中关于不收敛的原因；使用.nodeset和.ic语句自行设置部分工作点的偏置；DC.OP不收敛还有可能是由于model引起的，如在亚阈值区模型出现电导为负

4位与非门电路设计 集成电路设计 Hspice

的情况。

2.瞬态分析

瞬态分析先进行直流工作点的计算，将计算结果作为瞬态分析在T0时刻的初始值，再通过迭代计算，在迭代计算过程中时间步长值是动态变化的，.trantstep中的步长值并不是仿真的步长值，只是打印输出仿真结果的时间间隔的值，可以通过调整.options lvltimimaximin来调整步长值。

瞬态分析不收敛主要是由于快速的电压变化和模型的不连续，对于快速的电压变化可以通过改变分析的步长值来保证收敛。对模型的不连续，可以通过设置CAPOP和ACM电容，对于给定的直流模型一般选择CAPOP=4，ACM=3，对于level 49，ACM=0。

对瞬态分析，默认采用Trapezoidal算法，精度比较高，但容易产生寄生振荡，采用GEAR算法作为滤波器可以滤去由于算法产生的振荡，具有更高的稳定性。

3.延时分析

对设计电路进行延时分析，在网表文件倒数第三行.MODEL之前加入下语句，利用Hspice软件进行仿真并输入延时分析结果。

网表文件要加入的语句：

.measure trantf trig v(out) val=4.5 fall=1 targ v(out) val=0.5 fall=1

.measure trantf trig v(out) val=0.5 rise=1 targ v(out) val=4.5 rise=1

4位与非门电路设计 集成电路设计 Hspice

.measure trantpdr trig v(in) val=2.5 rise=1 targ v(out) val=2.5 fall=1

.measure trantpdf trig v(in) val=2.5 fall=1 targ v(out) val=2.5 rise=1

.measure tpdparam'(tpdr+tpdf)/2'

延时分析结果如下：

tf=2.7638E-10 targ=2.9766E-09 trig=2.7002E-09

tr=2.8419E-10 targ=8.4835E-09 trig=8.1993E-09

tpdr=3.2211E-10 targ=2.8221E-09 trig=2.5000E-09 tpdf= -1.5189E-10 targ=8.3481E-09 trig=8.5000E-09 tpd= 8.5110E-11

4.修改器件参数对电路性能的影响分析

MOS管宽长比影响着仿真后波形的性能，宽长比设置合适仿真后输出波形就更能够反映出器件的功能，能够更好地实现逻辑功能，

使其高电平、低电平值接近理想值（即高电平更高，低电平更低）。